利用DSO实现高速数字电路的调试和表征

数字系统的开发依赖于先进的设计工具，如逻辑分析仪、仿真器、定时分析仪以及PCB布线工具等，以确保复杂的集成电路和印刷电路板正常工作。然而，系统的表征和调试往往是必需的，也是产品开发过程中最耗时的两项工作。由于不可预知的系统集成问题，开发计划往往会被推迟。借助于DSO强大的信号捕获、显示和分析能力可以有效地用于调试、表征和评估信号质量，使测试过程简单化，缩短产品投放市场的时间。

间歇性故障的测试案例

一个基于微处理器的系统出现经常间歇故障和零星的DRAM奇偶性错误。故障现象好象与操作模式无关，内存诊断表明有随机的单一和多个位错误。通过在不同故障点上对DRAM的数据和地址总线进行检查，并利用逻辑分析仪来检验重要的控制信号，并没有发现任何与逻辑相关的错误；对故障位置进行重复的读写，也没有提供其它的信息。由此得出结论：故障可能是由于噪声引起的。为了获得进一步的信息，利用DSO检查了复用的数据总线，这能更好地测量非重复性总线信号的特征。

用具有智能触发(SMART Trigger)功能的力科示波器来进行深入的研究。选择间隔触发模式，当地址总线上负沿之间的间隔为55 ns(稍小于两个总线时钟)时，触发DSO。正常情况下，地址在小于两个时钟周期的时间内不会改变，除非出现故障，这将触发示波器。利用这种触发设置，我们探测每个地址线，直到发现某根线的信号触发了示波器--表明是潜在的有问题的地址线。

图1所示的是一个33 MHz总线时钟信号的模拟余辉显示图，包括列地址选通脉冲(CAS-)、地址位A1和地址位A0。

我们怀疑轨迹4中所显示的出现在地址线A0上不正常的波动是故障现象。这种波动好象是CAS-建立时发生的扰动，如幅值光标所示，某些情况下超过了2.0 V。轨迹3中所示的位A1，显示正常。力科示波器的模拟余辉模式会以高密度的轨迹显示发生最频繁的事件，而用最小的密度显示发生最少的事件――就象模拟示波器所显示的那样。利用这种方法，则很容易发现问题。我们必需确定所捕获的毛刺是否是传输线效应、回铃、耦合，或别的因素引起的。

毛刺的测量要使用毛刺触发功能，使用合适的脉冲持续时间值(<12.5ns)和电平值(0.5伏)。但是利用这种方式触发，很难维持一个稳定的显示，使用序列模式就可能捕获大量的信号段，以进行更进一步的检查。使用顺序模式，再加上力科示波器的长的记录长度，使得可以在单次采集模式下捕获多达2000段的数据，使采集之间的死区时间最小。每个序列段的数据和触发时间都被存储起来，从而提供了有用的调试信息。如图2所示，每个数据段都包括了满足毛刺

利用缩放轨迹A检查每个捕获的数据段，来确定哪个数据段包含 "有问题"的毛刺。请注意，被高亮的毛刺的峰值超过了2伏特。根据这些结果，认真的评估了DRAM控制器，并将其换掉，从而消除了故障。

评估信号质量

高速总线上的信号质量是数字系统性能的最根本限制条件。传输线效应和噪声会造成信号的严重失真，降低噪声容限，导致超限的延迟。选择一台示波器用于评估信号质量时，要考虑的性能包括与传统性能相关的指标，如带宽和采样率。要尽量具备的能力包括那些可以帮助您提高生产率的功能，如灵活性、强大的处理能力、参数测量，以及工具--直方图、趋势图、统计分析、通过/失败限定和模板测试，这都能帮助您解释测量结果。模拟余辉显示功能对信号质量进行定性分析是非常有效的。　

(1) 过冲和回铃

过冲和回铃是与快沿跳变相关的传输线效应。大的过冲值会超过特定的电压限制，引起器件损坏。回铃特性是与过冲相反方向上的跳变，在高速逻辑电路中会降低时序容差。

在评估几项重要的回铃特征时，自动参数测量是非常有效的。利用Delta c2d+ 和 Delta c2d-参数分别用来测量回铃脉冲的持续时间和延迟。利用f@level(两个指定电压电平之间的下降时间)参数测量信号的沿转换率(Delta v/Delta t)。这三个测量结果是确定在接收器件的建立时间内相冲突的回铃的关键所在。

尽管Delta c2d- 和 Delta c2d+参数的典型应用是测量信号之间的建立和保持时间，但它们在测量其它类型的定时特性方面也是非常有效的。在本例中，Delta c2d- 和 Delta c2d+被用来测量同一信号的两个间隔。每个参数可以设两个沿门限。c2d-参数的下降沿被设为1.5伏，即为数字信号的切换门限，上升沿被设为过零点。对于c2d+参数，两个沿门限均被设为过零点。该测量结果表明，回铃的延时为-2.1 ns，回铃的持续时间为1.6 ns。f@level参数也提供了双门限设置功能。观察4 V和零点之间的信号，可以快速的测量出Delta v/Delta t，大约为3.5 V/ns (4 / 1.14)。

(2) 内插的考虑

DSO中信号的快沿时间、1 ns的时基设置，以及线性内插设置，都会引起信号轻微的齿形失真。2 GS/s的采样率足以精确地捕获具有1 ns 的20% 到 80%上升时间。DSO也可以利用sin(x)/x内插方法平滑显示的信号。由于所使用的采样率足够，所使用的内插的类型通常不会影响时间测量精度。但是，当测量传输线效应，如下冲或过冲时，必需小心使用sin(x)/x内插。

采用线性内插和sin(x)/x内插的一个振铃信号。当采样点落在下冲的峰值附近时，sin(x)/x内插函数将会出现明显的错误。进行多次扫描后，错误的数量级就很明显了，相对幅值光标显示，当使用sin(x)/x内插时，下冲超过了115mV。这表示，具有9%到10%的测量错误。

(3) 噪声

数字信号上噪声的来源包括电源层的干扰，如振铃和地弹噪声，以及耦合效应，如串扰。噪声会引起错综的时序问题，很难表征。参数测量、直方图和模拟余辉是分析和噪声相关的时序问题的有效工具。

以一个SRAM的地址位为例，总线周期的定时设计假设最大2 ns的地址转换时间，可以满足从寻址到写允许所需要的建立时间。利用DSO的单次采集模式捕获信号进行了几次采集，存储到存储器，看起来好象有一次的采集捕获的信号具有慢的下降时间，其它采集显示：在信号接近下降沿处有失真存在。

对临近器件的检查表明，在地址跳变之前的数个纳秒，几个数据位是同时跳变的。图3中利用模拟余辉模式，轨迹2和3分别显示地址位和数据位信号。为了防止捕获注销的总线周期引起的欠幅，为轨迹2选择了间隔触发，设置为100 ns。显示中包含欠幅将使在可用的总线周期内发生的沿变化变得模糊。

在图3中，临近的器件上数据总线的跳变，如轨迹3所示，看起来好象是轨迹2上信号沿失真引起的。轨迹A和B的直方图隐含着地址位的跳变时间和下降时间的关系。

看起来在地址位的沿变化和随后的数据位的跳变之间具有很紧密的关联。图3中显示的直方图，轨迹A显示的是地址位和数据位的下降沿之间的延迟时间的分布特性。所获得的几个峰值中，最大的大约有8 ns。小一点的峰值，大约以2 ns的延迟为中心，最象故障源。其它几个数据位(没有显示)具有类似的分布。

轨迹B所示的直方图中，包括了地址位的80% 到 20%的下降时间，分布表明，大多数的下降时间位于的2 ns的窗口之内。有时，下降时间增值高达5 ns。

看起来好象是，地址的下降沿被几个数据位在地址可用之前的的一起跳变干扰了。问题是由数据总线的跳变引起在地址位上诱发的噪声引起的，但是，确定和SRAM、地弹反射或PCB电路之间串扰的内部耦合是否就是问题所在却是很困难的。

(4) 信号沿失真　

传输线效应和噪声可以联合作用使信号驱动的沿跳变失真。慢的或失真的信号沿会降低时序容差，类似于回铃相关的效应。这些影响的结果就是，一些微处理器制造厂商通常要给出信号沿的质量，包括信号沿不能被改变的区域。

可以使用高性能的示波器，利用目视来评估信号沿的质量。然而一些DSO所提供的功能可以使测量任务更简便、更精确。　

图4所示的是地址总线信号和总线时钟。地址位是利用力科的模拟余辉显示功能测量的(信号从左下端到右上端)，可以从多次扫描中获得信号的历史。

在屏幕的中央的黑色区域是根据时钟的活动沿而为地址由低到高的跳变定义的非侵入区域的一个模板。考虑到器件的技术规范，模板的宽度是根据下列公式进行选择的：

W = Tsu + Thd

Tsu 和 Thd分别代表地址的建立时间和保持时间。模板左上侧的斜率被设置为0.3 V/ns，是可接受的最小沿速率。器件规范的参考电压决定了模板的左和上边界。图4中所示的模板是用一个简单的基于PC的工具创建的，该软件是用于力科的示波器的免费软件。图中显示，在大多数情况下，地址位避开了模板定义的非侵入区域。利用自动通过/失败测试的模板，表明地址线显示出变慢的失真沿，大约占时间的15%。这种结果看起来好象是由于复用地址总线上器件和信号路径之间的差异引起的。

本文小结

大多数具有足够带宽的示波器都可以被用来调试简单的时序问题。调试非重复性总线操作需要DSO以足够的采样率进行单次采集来观察信号细节。分级的彩色视图和模拟余辉显示可以被用来有效地观察数字总线上的异常信号。然而，利用简单的沿触发很难定性毛刺和非周期性事件。DSO提供的强大的触发能力是捕获和表征难以捕获的事件的关键所在。高级的DSO测量功能--包括自动参数测量、参数统计、直方图和时标--最根本的表征工具，可以使调试数字系统变得简单，缩短时间。

作者：Alan Wong

技术市场经理

Lecroy公司

Email: alan.wong@lecroy.com