IEEE 1588对下一代测试测量系统设计的重要性

系统查错是这种关联功能的一个尤为有用的应用。许多现代仪器可以记录重要事件，如测量触发和误差条件，而这些事件可以像其它数据一样打上时间戳。通过收集并关联这些使用时间戳的事件记录，事件的确切顺序就可以得到重建，即使是使用了多台仪器，也能验证正确的系统操作，并跟踪所有问题产生的根源。

同步测量触发：给数据打时间戳不是同步时钟的唯一用途。LXI B类仪器允许用户启动测量或其它动作，如在特定时间发送一个电压。采用这种方式后，这些IEEE 1588功能就可以协调测试系统的操作，无需使用硬件连接的触发电缆或中央控制器发出的精密定时命令。LXI B类仪器还能使用点到点LAN消息同步动作。从一台LXI设备发送消息到另一台，可以触发一个动作，而触发的时间可以是信息收到后立即启动(类似于硬连线的触发电缆)，也可以是在未来的某个时间点。当系统组件非常分散以致于无法用物理触发电缆连接时，这些同步功能就显得特别有价值。

减少或避免系统延时效应：与其它通信总线相比，使用LAN互连T&M系统的一个潜在缺点，是LAN的延时及定时变化。虽然在许多应用中这不是个问题，但具有严格定时要求的系统，必须处理好LAN定时特性。在大多数应用中通过使用时间协调和同步触发及动作，可以消除人们在这方面的顾虑。

通过补偿内部延时，LXI B类仪器可以比硬连线的触发系统获得更好的实时触发性能。例如，如果一台仪器需要10ms作测量准备，那么用这台仪器做的测量总是要落后实际触发10ms。然而，使用基于时间的触发允许仪器对此进行补偿，方法是在触发规定的时间之前10ms就开始准备工作，因此测量可以精确地在触发时间点发生，而不是10ms之后。

系统设计考虑

LXI B类系统由一组LXI设备组成，这些设备可以是仪器、控制器或其它组件。每个设备都包含一个IEEE 1588时钟，相互间通过以太网网络互连。当系统第一次加电时，所有设备上都要运行最佳的主时钟算法，系统中的最高质量时钟将变成最高级时钟(GMC：Grand Master Clock)。接下来，所有其它时钟会与最高级时钟取得同步。如果有个设备增加到系统中或从系统删除，那么最佳主时钟算法将在必要时再次运行，以确定新的最高级时钟。

从时钟通过交换含有时间戳的特定以太网消息，同步到主时钟。PTP算法使用这些时间戳逐渐调整从时钟，直到它们与主时钟取得同步。所有时钟取得同步可能要花好几分钟，接下来主从时钟将继续周期性地交换消息以保持相互间的同步。

性能考虑：基于IEEE 1588的测试系统有许多可能的性能指标。在实际应用中一般会判断哪些指标对特定系统而言最为重要，但是有两种指标的使用非常广泛。第一种是主时钟的精度——主时钟与“正确”时间的接近程度。这通常在IEEE 1588讨论范畴之外，主要取决于最高级时钟的品质以及用来设置最高级时钟并维持正确时间的方法。使用GPS网络来获取并维持正确时间的高品质主时钟，目前应用十分广泛。

IEEE 1588系统性能的第二个有用指标是同步精度——从时钟同步主时钟并与主时钟保持同步的接近程度。有许多因素会影响这个指标，包括PTP算法本身、以太网网络配置和设计，以及从时钟设计和包含从时钟的仪器。

其它有用的性能指标反映在IEEE 1588逻辑与仪器其余部分之间的接口方面。例如，考虑这样一个仪器：它被配置为在某个确定时间输出一个电压。当IEEE 1588时钟到达那个时间时，逻辑将检测到这个事件，并触发仪器输出电压值。由于内部处理等原因，时钟到达目标值与出现输出电压之间肯定会有一个延时。这个延时是衡量接口延时的一个有用指标。

图1：在仪器中实现IEEE 1588时通常所涉及的元件。

对IEEE 1588仪器内部的基本了解有助于为特定的T&M系统设计选择合适的仪器。图1描述了仪器中实现IEEE 1588通常所涉及的组件：

?IEEE 1588时钟——这是保持本地时间值的地方

?IEEE 1588时钟控制——这个模块与PTP代码和包处理模块一起通过调整时钟获得/保持同步

?IEEE 1588包处理——这个模块检测网络上的特定IEEE 1588包，并执行必要的处理

?PTP堆栈——需要时可以使用其它模块实现总体PTP控制

?仪器接口——这个模块向仪器其余部分提供与时间相关的服务，如基于时间的触发、时间戳值等。

判断哪些模块用硬件实现、哪些模块用固件实现，对于向测试系统构建师提供具有理想定时系统性能的仪器来说至关重要。IEEE时钟、时钟控制和包处理模块对同步精度有很大的影响，因此对所有最低要求的T&M应用来说，最好是找到用专用硬件或FPGA逻辑实现这些模块的仪器。

市场上已经有专门内置IEEE 1588硬件支持的商用微处理器和物理层芯片。使逻辑部分在电气上尽可能接近以太网具有许多性能优势，因此对高要求的应用来说，推荐选择使用带IEEE 1588逻辑的物理芯片设计的仪器。

IEEE 1588时钟模块经常被实现为由精密晶振驱动的计数器链。晶振稳定度成为影响高要求应用中同步精度的重要因素。稳定的晶振能够在主时钟的更新间隙中保持时钟精度。

仪器接口模块不会影响同步精度，但它会影响时间戳精度和基于时间的触发精度。如果这种模块用固件实现，那么正常的固件处理延时和开销将降低测量时间戳的精度，并增加时间触发和动作之间的延时。对于一些重要应用，应选择用硬件实现该模块的仪器。

用户接口考虑：对测试系统设计师和编程人员来说定时一直是一个重要的考虑因素，但大多数人不习惯于用IEEE 1588允许的直接方式处理时间。一个简单但有效的方法，是以与处理其它触发源一样的方式处理基于时间的触发，以便那些能够通过以太网发送的命令或通过硬连线触发电缆触发的任何动作，也能够在给定时间触发或响应LAN触发消息而被触发。同样，任何能够产生触发输出的内部功能，如测量完成或输出稳定，也应能产生合适的LAN消息。