用Aldec公司的HES系统快速实现各类IC设计的高级硬件加速仿真

硬件加速仿真拥有软件仿真所不具有的高速特性，因为采用硬件的方式实现验证对象，其仿真运行速度接近最终产品的现实速度。虽然硬件加速仿真方法具有高速的特性，但却是以降低调试能力为代价的，如何在高速仿真下提供更强的调试能力成为硬件加速仿真方法所关注的焦点之一。

ASIC设计和SoC的硬件加速仿真面临了更多的挑战。并且ASIC和SoC产品的NRE(投片费)费用随着工艺的进步呈现高速的增长，一次失败的流片不仅仅导致产品上市时间的推迟也提高了产品的开发成本。这些挑战包括：

1． 如何把ASIC设计代码应用于基于FPGA的硬件加速电路板上？

2． 如何将大型设计划分到多颗FPGA芯片进行加速仿真？

3． 如何实现SoC的软/硬件加速协同验证？

4． 如何实现设计内部信号的调试？

5． 如何实现不依赖于HDL仿真器的C/C++/SystemC测试激励，以消除软件仿真器带来的性能瓶颈？

6． 如何实现GUI软件方式的交互调试平台？

Aldec公司的HES硬件仿真加速系统为上述问题提供了最佳的解决方案。HES系统能够自动地将ASIC设计代码中的门控时钟逻辑转换为FPGA设计中的时钟使能逻辑，能够自动地将ASIC设计中的存储器模型转换成FPGA内或片外存储器。用户可以通过在计算机中插入多块带PCI接口的HES硬件加速板，并通过DVM(Design Verification Manager)工具自动地将大型设计划分到多颗FPGA芯片中去。在HES系统中，用户可以在RTL级或EDIF网表级指定需要追踪的设计内部信号，并由DVM自动完成相关的代码修改等工作。DVM还提供了丰富的API接口函数，屏蔽了硬件加速板的驱动问题，允许用户通过C/C++/SystemC代码直接控制和访问硬件仿真加速电路板，无须通过HDL软件仿真器提供测试激励；例如编写基于C的Testbench，编写用户自定义开发的GUI软件等。

对于SoC的硬件加速仿真，HES系统还提供了软件代码的调试能力。通过HES硬件加速板与ARM等处理器子板相连在硬件上实现SoC设计，然后通过ARM子板上的Emulator接口和计算机中的IDE软件调试器实现软件代码的调试能力。在软件代码调试的同时，用户还可以通过HDL仿真器或自定义开发的GUI应用软件实现硬件部分的仿真调试。

HES硬件仿真加速系统

在IC产品的设计开发过程中，大约有60%~90%的时间被用于设计的反复调试、仿真验证、原型验证以及硬件测试；提高验证工作的效率对缩短产品上市时间和满足日益复杂的设计验证需求起到至关重要的作用。软件仿真器的仿真速度提升空间有限，无法解决日益突出的设计规模越来越大和复杂而开发周期急剧缩短的矛盾，因此必须寻求一种新颖的和可行有效的方法。Aldec公司及时地推出了硬件仿真加速系统―HES (Hardware Embedded Simulation accelerator )。