28 nm时代系统设计面临的变化与挑战

系统设计人员的任务

芯片设计人员追求的主要策略——增强并行使用，依靠宽带外部存储器，寻找更大的I/O带宽，以及总功耗管理等，这都会影响使用IC的系统开发人员。这些影响涉及到算法设计、软件开发、电路板设计以及最终的封装和散热设计。

在算法级，越来越多的依靠并行硬件带来了变化。例如，与高速的单个处理器相比，并行处理通常能够显著增大延时——输入出现在芯片上的时间与其出现在芯片输出之间的时间差。系统设计人员必须要理解这些越来越大的延时对系统行为的影响。另一可能存在的问题是并行方法，特别是多处理，需要修改算法才能实现所需的数据或者并行任务。系统设计团队有足够的技术能力和文档来改变基本算法，或者他们能够依靠IC供应商来获得帮助吗?

对I/O带宽越来越大的需求带来了系统级难题。通过不断增加快速引脚的数量来实现所需的吞吐量，这会在电路板设计上带来难以处理的布线和信号完整性问题。相应的，芯片设计人员越来越多的采用基于收发器的高速串行总线和链路，例如，包括PCI Express Gen3和Interlaken等。DRAM供应商进一步推动了这一趋势的发展，其理念包括串行端口存储器技术组，以及Micron的混合存储器立方计划等。在所有这些情况中，当数据输入输出管芯时，高速串行链路能够显著增大带宽，降低传输功耗。但是基于收发器的链路有自己的延时问题，系统设计人员还是要理解这些延时对系统行为的影响。

功耗管理带来了另一些难题，怎样解决功耗这一问题已经从工艺工程师传递到芯片设计人员，以及系统设计人员。对于这些难题，需要首先正确的理解最终系统的应用指标。在哪些环境下需要哪些任务，每一任务需要多大的性能?在某一应用模式中，任务和每一功能模块的相对比例是多大?这些问题的答案会影响基本工艺技术的选择，以及功耗管理协议的选择。在后一种情况中，对于系统设计团队而言，非常重要的是理解系统需要什么样的IC功耗管理。电路板需要提供多种电压吗?必须要改变它们，或者接通关断它们，如果这样，控制器会有多复杂?

更重要的另一点是，软件在多大程度上理解应用指标，能够应用多少这类知识。例如，如果系统软件不能正确的预测主要模块不工作的时间，并将这一信息传递给功耗管理系统，那么，芯片级复杂的功耗管理协议实际上会浪费而不是减小功耗。

结论

在28-nm时代，系统只能通过积极的选择半导体技术，与芯片设计和系统设计积极的进行交流才能满足性能、功耗和成本需求。

作者：Ron Wilson

Altera公司，总编辑