基于TDR的ADSL线缆断点测试仪设计

图3为脉冲发射接收框图。为防止因信号损耗过大导致回波幅值较小不易辨别，将 FPGA产生的脉冲通过放大电路放大到+50 V；为避免因测试点阻抗不平衡导致发射脉冲幅度减小，在放大电路与线缆之间加入高频脉冲隔离器，使电路与线缆更好耦合。信号放大电路与FPGA之间加入光电隔离，防止相互干扰，同时对FPGA起到电气隔离保护作用。在遇到断点后，脉冲原路返回，经耦合电路后再经放大处理，由光电耦合器6N137产生下降沿，传输至FPGA。该脉冲发射放大电路由高速光电耦合器6N137与小功率高速开关管3DK91C及升压电源器件构成。图4为脉冲发射放大电路。

当6N137同的信号输入端(引脚2)为高电平时，发光二极管点亮，反向偏置的光敏管导通，经电流电压转换送到与门，与门的引脚7为使能端，高电平有效。此时内部晶体管导通，输出引脚6为低电平，反之则为高电平。输出端产生脉冲后经高速开关管VQ(3DK91C)，基极为高电平，开关管导通，集电极为低电平；反之则为+50 V。+50 V由升压电源器件产生。脉冲接收电路应采用高带宽的放大器，光电耦合器6N137作为放大器与FPGA的接口。

3．2 系统软件设计

首先系统初始化，包括单片机和LCD的初始化，显示主屏开机信息。根据提示进行测试，首先选择是否测试波速，然后测试故障线缆，最后显示时间、波速度及断点位置，系统主要程序流程如图5所示。在测试时循环测试10次，对数据处理后求平均值，以减少测试的偶然性。

4 系统测试

系统对长度50 m的电话线对进行测试，得到波速度为2．083×108 m／s。并对其中一根线在某一点剪断后测试，得到断点位置为27．08 m，实际测量断点位置距测试点27．8 m，因此该测试仪能较准确反映断点位置。为了更加形象说明测试计算过程。

同时通过JTAG口从Quartus II的SignalTap II logic An-alyzer采集到的波形，如图6所示。由图6可知：脉冲在线缆中传播时间为260 ns，故断点位置在距测试端27．08 m处。测量300 m的网线得到网线长度为302 m。实际测量中由于元器件的性能以及线缆使回波脉宽变大，导致测试盲区并没有理论上的那样小。

经试验测试，测试肓区为15 m，即15 m以下测试不出断点位置。

5 结束语

该设计能够较准确测试出断点位置，并已作为ADSL测试仪中一个内嵌模块用于开通与维护ADSL业务线路。该测试仪采用FPGA产生并接收脉冲，避免了因时钟频率不够高而使得测试精度较低的问题，并减小了测试盲区及系统误差。通过FPGA很容易获得窄脉冲，实现短距离测量，且无需太多的外围电路即可实现控制测量，功耗低，小巧，符合便携式仪器的特点。