基于PXI总线的遥测信号测试平台的设计

3.2.1 PCM解码

如图6所示，系统首先通过AD8138将PCM数据转换成幅值为0~5 V的电平(AD8138还有反相的功能)。为了将差分信号转换为FPGA能够处理的TTL电平，并且保证信号被有效隔离和再次反相，采用光电耦合器来接收差分信号。DC-DC实现了电源隔离，这样系统能够有效地实现与测量综合控制器的隔离，从而消除传输干扰带来的误差。

虽然对信号进行了隔离，PCM输入信号仍不可避免地存在各种干扰，这将影响码同步脉冲和PCM数据的提取，因此，在FPGA内PCM信号的输入端接入1个滤波模块。模块使用的是高精度时钟，频率是PCM码率的20倍(39.321 6 MHz)。PCM码(PCM-IN)在产生跳变后必须保持至少5个clk，才能被滤波模块输出(PCM-OUT)，否则被认为是干扰信号，将被滤除。

因为±2.5 V方式只包含数据流，因此实时同步时钟的产生是解码的关键，也是串行传输要解决的主要问题。PCM同步传输是以固定的节拍发送数据信号的，而且信号以恒定的速率(系统采用的是1.966 08 MHz)传送数据，因此在数据流中各码元之间的相对位置是固定的。FPGA为了从转换后的TTL电平串行数据中正确区分出信号码元，必须先建立起准确的时钟信号，即同步时钟。从而使得发送方和接收方同步工作，即位同步。本设计中码同步信号通过对clk的20分频和对滤波后的PCM码的提取得到。在副帧同步的逻辑设计中，采用了容错设计方法，即每1个副帧都判断副帧或帧同步标志。具体方法是：先找到1个EB 90或14 6F，然后每隔96个字节再判断1次移位的数据是不是EB 90或14 6F，若不是，则重新查找；若是，则认为它们是副帧或帧同步标志，每1个副帧都进行判断。这样查找的好处是：即使第1次误判，也不会影响后续的判断正确性；即使PCM码发送中断后再重发，或由于干扰发送错误，也不会影响后续的正确解调。这种循环判断副帧或帧同步标志的方法，增强了PCM码解调过程的容错、纠错能力。PCM解码程序框图如图7所示。

3.2.2 PCM编码

如图8所示为PCM编码电路，REF03通过调理电路输出2.5 V和-2.5 V电压。MAX4649是一个单刀双掷开关，FPGA控制PCMCLK信号来决定输出的PCM码流。

本设计实现了信号源和PCM无丢帧编码、解码的设计，并通过PXI总线与上位机进行通信。此方案已经成功应用于某型号飞行器的地面测试台中，经过测试和调试，系统工作稳定，无丢帧现象，达到了设计要求。