DP83640 IEEE 1588 PTP同步时钟输出

5.0 时钟相位误差测试结果

5.1 测试设置

通过确定主时钟输出到从时钟输出引脚的时延可测得对主时钟的同步误差。直接用1米的CAT5电缆连接器件。用了IEEE 1588版本1，1秒的同步周期，100毫秒临时速率持续时间，激活时间标记插入，以及激活单步操作。

5.2 测试条件

下表总结了时钟相位误差测试的设置。

表 3. 相位误差测试的测量条件

5.3 示波器设置

Tektronix TDS784C示波器的配置如表4所示。

表4. 用于相位误差测试的示波器设置

5.4 测试结果

下表说明了时钟相位误差测试结果的平均值和标准偏差。

表5. 时钟相位误差

结果表明，时钟的相位误差与PCO或PGM的选择无关。

图5和图6表征了DP83640与主时钟同步的条件下，时钟输出相位误差的典型直方图。

图 5. 采用FCO时钟源的时钟输出相位误差

图 6 采用PGM时钟源的时钟输出相位误差

6.0 结论

DP83640提供了一个高精度的低抖动时钟输出，对于IEEE 1588主时钟而言是频率对准的，同时也是相位对准的。经验测试显示非常低的抖动（使用FCO源时低于1 ns的峰峰值和标准偏差）和精确的相位校准。尽管测试结果表明使用FCO源能有极好的长时间抖动性能，但使用PGM时钟源具有多模（10 Mb/s或100 Mb/s）运行的优点。