用于飞行器分离测速的数据采集处理系统

关键词：飞行器分离 测速 数据采集

飞行器飞行中的分离速度是指爆炸螺栓爆炸裂后，各级助推器之间以及助推器与载荷之间的分离速度，是飞行器的关键参数之一，直接决定了飞行器能否安全分离。因而在飞行器的地面试验研究中，需要对飞行器分离速度进行测量分析。传统的测量方法是采用高速摄像机，飞行器分离时从各个角度进行高速摄像，事后对图像信号进行处理，从而获得飞行器分离的速度、加速度信息。但这种方式存在成本高、精度低、难以操作、实时性差等缺点。因此，随着飞行器试验研究的不断深入，迫切需要一种高精度、高性能价格比的测速系统。本文介绍了一种用于飞行器地面分离实验的计算机测速系统，系统示意图见图1。该系统包括传感器和计算机数据采集处理分析系统。多通道高速大容量数据采集处理分析系统是飞行器分离测速系统的关键部分。主要用于在飞行器分离时对均匀分布于飞行器分离截面的传感器信息进行6路并行零相差高速长时间不间断采集、实时或事后数据处理分析，从而得到飞行器分离的速度及加速度曲线。数据采集与处理系统由6通道数据采集卡、主控微机及系统主控、数据处理分析软件构成。该系统已成功地用于某飞行器的地面试验研究。

1 多通道并行高速数据采集卡

6路并行零相差高速数据采集卡主要用来对均匀分布于分离截面的6速度传感器信号进行采集。它主要包括可编程衰减放大器、高速D/A转换器、FPGA门阵列逻辑控制电路等几部分。其原理框图如图2。

1.1 多通道数据采集卡的技术指标    （5）同步接口：任意通道触发采集，触发电平0～12V连续可调；    1.2.2 6路并行A/D转换器    本采集系统的并行通道多达6个。为了更好地利用缓冲存储器，设计中运用FPGA产生多路到一路的高速数据通道，把6个速率为1MHz的12位数据流转换为一路乒乓切换的24位数据流，时序见图5。    采集卡所选用的存储器为HM628512。这是一种容量为512K×8位的高速静态存储器，其读写周期仅为20ns，可以较好地满足系统大数据量、高速存储的要求。在电路构成上，设计了两路存储器（A路、B路），通过FPGA提供的读写信号（OE、WE、CE）构成"乒乓开关"式结构。这种结构的好处在于对一组存储器进行写操作（即处于采集工作状态）θ的同时，主机对另外一组存储器进行读操作（即采集器向主机传输数据）。这样，使得采集器采集数据与传输数据能同时进行，使系统能不间断地采集数据，从而满足长时测速要求。    PCI总线有着严格的电气规范和时序要求，完全独立自主开基于PCI总线的接口电路有一定的难度。因此在PCI总线与数据采集器传输数据总线之间需要一个总线接口控制器。本采集系统接口电路选用了美国AMCC公司提供的通用PCI总线桥接口S5933。S5933支持2.1版PCI协议，达到132MB/s的数据传输速率。具有8/16/32bit扩展总线宽度、4个可编程的高速数据通道、2个32Byte支持猝发方式的FIFOS、主动或被动的用户扩展总线、兼容即插即用技术、通过邮箱的读写中断、PCI总线与用户扩展总线之间的中断信号直接互连。在本采集系统中，采用S5933的PATH-THROGH方式进行采集卡与主机的数据交换，通过邮箱发送采集卡给主机的中断申请，两块缓冲存储器分别映射为主机的两块内存。采集卡占用主机的内存、端口及中断资源见表1。

        采集器初始化子程序用来对采集器进行初始化设置，可以对采集器的衰减化、采样模式（某几个通道轮巡或某个通道单独采集）、负延时长短等进行编程。采集控制子程序对采集过程进行控制，采集开始地启动采集器进行负延时采集，在分离开始后控制采集卡完成整个采集过程。波形显示及数据处理子程序则对采集到的数据进行处理获得分离速度信息，把采集到的数据波形在微机上复制，并显示分离速度曲线。

（1）通道数：6个；

（2）采样频率：1MHz；

（3）数据分辨率：12位；

（4）大容量数据缓存：2×512K×12bits乒乓缓存，连续不间断采样数据量以主控微机可用内存为上限；

（6）模拟信号带宽：500kHz；

（7）模拟信号动态范围：0～12V；

（8）负延时长度：0～256KB即0～256ms可选；

（9）计算机接口：PCI接口。

1.2 6通道数据采集卡的设计

1.2.1 可编程衰减放大器

衰叛乱放大器将传感器模拟信号适当衰减后（衰减比例为4），送入宽带视频放大器放大，驱动相应通道的A/D转换器。由于传感器信号的幅度高达12V，远远超出了A/D转换器所以接受的2.5V的动态范围，因此设计了衰减电路，其衰减由RC衰减网络实现。

为了采集6路并行的位移传感器信号，系统需要6路并行的A/D转换电路。本系统采用了美国ANALOG DEVICE公司的12位高速单片A/D转换芯片AD9221作为A/D电路的核心器件。AD9221具有睡内采样保持电路以及低温度飘移系数的基准电源，仅以单一的+5V电源工作。它的无杂散动态范围可达80dB，很适合本系统的要求；同时高速A/D电路的模拟信号输入采用单电源的缓冲运算放大器，避免了毁灭性的ADC过激励。模拟信号缓冲及输入电路见图3。

1.2.3 FPGA门阵列逻辑控制电路

由于FPGA门阵列能够很好地提高系统的集成度和可靠性，本采集卡运用了一片超大规模门阵列完成了系统的逻辑控制。采用美国XILINX公司的基于SRAM技术的FPGA芯片XCS30。XCS30是XILINX公司SPATAN系列的门阵列，具有多达3万门可用资源。丰富的内部互连资源及512个宏单元中所包括的1024触发器能够很好地满足本系统的需求。该FPGA芯片主要完成的功能包括：计算机PCI接口电路、高速数据通道、采样控制电路，其内部原理框炉膛见图4。

采集卡的PCI接口控制电路采用了专用接口电路S5933。外围电路仅仅需要与S5933通信，得益于FPGA良好的可编程性，所有响应S5933访问的ADD-ON总线逻辑被集成于FPGA内部，并可根据需要进行动态可重构配置，以完成各种不同的功能。FPGA配合S5933的时序把采集卡上的两块缓存映射为PC机的两块内存，响应主控PATH-THROGH方式以单次或猝发连续模式读取采集卡上的数据；同时还响应主机根据S5933所设置的I/O端口访问，主控软件通过这样的端口访问实现对采集卡的配置、控制和状态查询以及响应采集卡的中断请求。

1.2.4 大容量缓冲存储器的设计

在飞行器实验中，需要长时间不间断地采集分离信息。一般来说，采样时间不少于10s。可以看到，实验的数据量相当巨大，大容量的数据存储器必不可少。解决这一问题有两个途径：一是增大采集卡缓存器的容量，但大容量静态RAM的成本较高；二是在接口速度足够快的条件下利用容量较大的控制主机的内存。峰值速率高达33M×32bits的PCI总线速度远大于采样的数据率，因此可以利用主机内存作为长时存储器。采集卡上必须有能采集并同时被主机访问的缓存器，因此设计了双路乒乓切换的大容量数据缓存器。

6通道A/D转换后组合成24位数据输出，每路需要用3片HM628512构成512K×24bits的缓存器。两路各3片HM628512的地址信号及控制信号都由FPGA给出。同一路的3片存储器以位扩展的方式连接在一起，共用一组地址线，数据线分开。为了实现两组存储器同时进行读写操作，需要将数据输入总线和输出总线隔离。采用FPGA进行地址发生及逻辑控制，极大地减小了系统设计的难度。双路存储器（A路，B路）的构成原理框图如图6。

1.2.5 PCI接口电路

PCI总线近年来迅速推广并已成为PC机主流总线。它是一种局部总线，通过主桥路挂接到主CPU上。它是独立于处理器的同步总线，支持总线主控和猝发方式传送，数据/地址宽度为32位/64位，总线时钟频率0～33MHz，灵活配置并支持即插即用。而它的宽数据位、高位输数据率、多种运用方式为计算机外设与主机的高速信息交换带来了极大的便利。

2 系统主控分析软件的设计
        系统主控分析软件是利用VC++语言编写而成的，包括以下几个功能模块：PCI接口虚拟驱动程序、采集器初始化子程序、采集控制子程序、内存管理子程序、波形显示及数据处理子程序。

        本测速系统软件基于Windows98操作系统运行。Win98系统禁止对底层硬件资源直接进行访问。应用程序必须通过虚拟设备驱动程序来访问硬件资源，因此本采集卡需要相应的驱动程序支持。VxD(Virtual Device Driver)是用来扩展Windows操作系统功能的一类程序。它最初用来支持硬件设备的管理，以DLL的形式链入Windows操作系统的核心层（ring 0）。VxD主要解决不能被ring 3层应用程序处理的一系列问题。Win9x系统的核心（Kernel）由虚拟机管理器（VMM）和VxD的集合组成。Kernel提供了900多个服务函数来管理内存、控制物理设备、处理中断管理文件系统等。这些服务函数都可由自己编的VxD调用。多路采集卡驱动程序利用Vireo Software公司的VtoolsD工具及VC++编写，实现了对采集卡内存的访问以及响应采集卡的中断请求。

3 数据算是及实验结果

      实验中采集到的数据经过平滑等预处理后，可以得到飞行器分离的速度及加速度数据，飞行器分离的速度曲线见图7、图8，加速度曲线见图9。结果表明，测速系统在测量精度上比高速摄像机提高了两个数量级，更好地保证了飞行器的地面实验。配以不同的传感器以及相应的数据处理分析软件，该系统可以应用于不同的测量分析领域，具有良好的可移植性和可扩展性。