使用集成示波器，执行五项常见调试任务

检验串行和并行总线设计

为调试嵌入式系统，包括同时拥有并行总线和串行总线的系统，集成示波器提供了多种实用工具，包括处理串行总线的协议分析仪以及处理并行总线的逻辑分析仪。

在本例中，在串行方面，设计采用一条SPI串行总线。由于这是一条简单的总线，示波器只需捕获构成SPI串行总线的三个信号。

在简单地定义几个串行总线参数后，如数字门限电平和和串行信号配置，示波器自动解码总线数据，避免了手动解码总线数据，节省几个小时的时间，减少昂贵的错误。

这条SPI串行总线驱动着一个串行到并行转换器。为了检验串行总线和并行总线之间的时序关系，数字通道采集了8个并行总线信号。在定义几个总线参数后，并行总线被自动解码和显示。示波器可以一次解码和显示最多两条并行总线或串行总线。通过同步显示两条总线，串行总线数据和并行总线数据之间的时序关系变得很明显。在大多数情况下，并行总线值会被设置成传送串行数据包之后的串行总线数据值。

为简化调试任务，可以设置串行触发，稳定显示，捕获特定串行事件。在这种情况下，我们把触发设置成每次在串行总线上传送十六进制数据值B0时捕获信号。如图3所示，在传送十六进制串行值B0时，并行总线值没有变化。进一步调查显示，设计的工作方式与预期方式差距较大。

图3：串行触发捕获B0十六进制数据包，混合信号显示稳定化。

搜索嵌入式设计中的噪声来源

另一项常见任务是追踪设计中的噪声来源。集成频谱分析仪可以使用一台仪器进行混合域调试。在这个实例中，我们在探测电路板时，发现一个频率非常高的信号骑在其中一个低频信号上。通过使用时域中的光标测量，在大约900 MHz处找到主要噪声。

通过切换到集成频谱分析仪，我们使用一只近场探头，捕获放射信号。频谱分析仪的中心频率设置成900 MHz，频宽设置成2 MHz.有一个专用前面板数字键盘，用来设置这些参数及其他RF参数。然后我们慢慢把近场EMI环路天线移到电路板上，查找900 MHz处的最高信号电平。我们在FPGA时钟发生器电路输出处找到最强的信号，如图4所示。

图4：在FPGA处检测到强900 MHz辐射。

为进一步进行分析，可以使用三维频谱图，监测随时间变化。在本例中，信号表现得相当稳定。在检查FPGA布线后，我们确定信号对应100 MHz以太网时钟的九阶谐波，电路板布线不良给设计中的其他信号带来了磁性耦合。

使用带噪声的信号进行余量测试

余量测试是另一项日常任务。信号发生器为创建可编程激励源提供了一个重要工具，可以用来对某个设计进行余量测试。

在这个例子中，我们使用集成示波器检定CAN总线串行接收机电路的噪声余量。首先，我们使用示波器上的一条模拟通道捕获一个动态CAN信号，然后把它加载到集成任意波形/函数发生器的编辑内存中。

然后，我们使用ARB重复输出捕获的串行激励信号，驱动接收机电路的输入。然后我们使用示波器的第3条通道采集接收机的串行输出，并显示解码后的串行输出。在这个例子中，最好增加一个总线触发，以使显示稳定。

然后我们在串行信号中增加高斯噪声，监测接收机电路解码后的输出，查找开始变化或消失的数据包，表明误码，如图5所示。

通过监测接收机解码后的输出，我们发现接收机设计可以很好地处理最高约为串行信号幅度40%的噪声电平，而在噪声电平达到信号幅度的45-50%时，则表现出明显的错误。这种测试方法非常有效，可以迅速检验接收机设计中的噪声余量。

图5：捕获串行接收机输出上漏掉的串行数据包，表明误码。