基于FPGA的高速宽带跳频发射机的中频设计

跳频通信是在恶劣的电磁环境中保证正常通信的重要手段。提高跳频通信系统的跳频速率和跳频带宽是提高跳频通信系统抗干扰能力的主要手段[1]。

传统跳频发射机通过模拟本振的跳变或切换实现跳频功能。跳频速率受模拟本振频率切换速率的影响，且外围电路较复杂、灵活性较差。本文根据软件无线电的设计思想，利用FPGA的并行处理能力、高速IO接口和高速DA转换器，将基带调制、数字上变频及跳频控制用数字化的形式在FPGA内部实现，只需改变FPGA内部数控振荡器的输出频率就可以实现高速宽带跳频。避免了模拟本振的高速跳变，提高了跳频速率，简化了系统硬件结构，同时增强了系统的灵活性。

1　方案设计

本方案采用EP3C16F484C6作为跳频发射机的中频信号处理器，其处理能力最高可达每秒几十吉次乘累加运算，并且具有840Mb/s的高速LVDS接口。DA转换器采用AD9736，具有14bit精度、1.2GS/s转换速率。该高速宽带跳频发射机具有高度灵活性，其中跳频图案、跳频数、跳时以及发送消息等参数由DSP实时生成，并对FPGA进行配置。系统的跳频实现部分在FPGA内部完成。整体结构如图1所示。

2　FPGA设计与实现

2.1存储器设计

FPGA内部存储器用于与DSP进行数据交互。存储器分为：发送消息存储区，发送频率控制字存储区，跳时寄存器，跳频数寄存器。地址分配如表1所示。