CMOS混频器的设计技术

引 言

近年来，无线通信技术得到了迅猛地发展。它对收发信机前端电路提出的新要求是：高的工作频率，低电压，低功耗，高度集成。实现小型化以及低功耗的一种 可行性方法是实现收发机射频电路和基带电路的单片集成，这也是收发信机设计的最终目标。由于数字处理部分的面积通常占到芯片面积的75%以上，集成度及功 耗等指标的要求使得不可能以CMOS以外的其他工艺实现，所以只有实现CMOS集成射频前端，才能实现单片集成。CMOS工艺向0. 25um以下的迅速发展，使上述愿望的实现变为可能。0. 18umCMOS工艺的特征频率f T 可达60GHz，0. 15um的可达80GHz。混频器是射频前端电路中实现频谱搬移的器件，是十分重要的模块。本文将介绍CMOS混频器的基本原理，基本实现结构以及当前的 电路设计技术。

混频器的基本原理

混频器必须是非线性或是时变的，以提供所需的频率变换。它的核心是对射频信号(RF)和本振信号(LO)在时间域的相乘。


这样就得到含有输入和频和差频的输出信号，输出信号幅度与RF 信号和LO信号幅度的乘积成正比。

CMOS混频器的基本结构

设计者首先面临的问题是选择合适的混频器结构。由于单端结构不可能完全消除非线性，且电源抑制比较差，混频器结构通常采用差分形式。这些结构实现输入信号相乘，并消去高次项和共模成分。

MOS管电压电流关系的简单模型可表示为：

可见，利用MOS管的电压电流关系，采用适当的结构，可以通过乘法来进行混频。基于实现乘法的MOS管的工作区，可将混频器分为如下几类：

(1)工作于线性区的MOS混频器
这一类是利用MOS管工作于线性区的电流电压关系，来实现乘法。分为两种实现方式：① 利用式(1)中的vGS vDS项实现乘法，② 利用式(1)中的v2DS实现乘法。

(2)工作于饱和区的MOS混频器
这一类是利用工作于饱和区的MOS管的电流电压关系来实现乘法，利用的是式(2)中的v2GS项。

(3)开关混频器

图1是一个典型的开关混频器的电路结构图，本振信号LO起到控制MOS管的开和关的作用。直流电压V LO，DC与V BB，DC的选择应满足：

V LO，DC- V BB，DC= V T (V T 是MOS管的阈值电压)

如果电路完全对称，所用的LO信号也对称，则输出的信号谱中不含偶次分量及直流分量。开关混频器的主要优点在于：CMOS管非常近似于一个理想的开关；MOS管中的偏置电流为0，所以闪烁噪声小。

还有一种很常用的开关混频器是Gilbert 混频器。电路原理见图2。图2 中，M3、M6 是跨导级，起到将输入RF 信号电压转换成电流的作用，M1、M2、M4、M5 在LO信号的控制下交替开和关，实现频率变换。Gilbert 混频器的优点在于增益高，端口到端口的隔离度大。

(4)采样混频器
CMOS可以实现很好的开关，可以利用采样—保持电路来实现混频，在高频的带限信号以频率被采样。根据调制信号的N yquist 采样定理，为了不发生混叠，所需的采样频率f S不能小于调制的RF 信号的带宽的两倍，而不是必须为最高频率的两倍。f s的值依赖于带宽和信号的绝对频率位置。图3给出了采样的原理。图4是一个采样—保持电路作为采样混频器的例子。

采样混频器的优点是线性度高，本振信号为基带采样频率，与射频信号离得较远，没有由于LO泄漏引起的杂散辐射。对采样—保持电路的要求是不仅要有足够的带宽，还要有低的时钟抖动，这对采样时钟的相位噪声要求很高。采样混频的缺点是采样

不仅将信号变换到中频，也将输入的噪声折叠到输出端，所以噪声增加的倍数约为RF 带宽/IF 带宽。由于RF 带宽通常比中频带宽大许多，采样混频器的噪声指数可能很大(例如25 dB)。这样，这种混频器线性度高的优点通常被噪声性能差所抵消，混频器的总动态范围并不比一般的混频器好(甚至可能更差)。从理论上来说，可以利用有足 够增益的LNA来克服混频器噪声的影响，但是实现同时拥有高增益和高线性度的LNA很难。因此，必须谨慎选用采样混频。

混频器的电路设计技术

对于CMOS混频器，设计目标和关键技术主要有：高线性度，低电压，低功耗，直流失调小(主要针对直接下变频的接收机)，低噪声系数。在具体实现时，通常是在这几个指标之间取得折衷。

(1)提高线性度
理想的混频器，输出信号的幅度应与输入信号的幅度成正比，输出信号的无用杂散分量少(因为邻带可能会有干扰)，这就是在混频器中线性度的意义。3dB下降 点和IIP3(输出基频电平与三阶互调输出相等时的输入信号电平)都可用来描述混频器的线性度。混频器处理的信号幅度比低噪声放大器大，因此要不成为接收 机动态范围的瓶项，它必须有足够的线性度。

Gilbert 类型的混频器中跨导的线性度限定了整个混频器的线性度下界。因此，在设计中，重要的工作是加大跨导的线性。运用泰勒级数展开得到了跨导的IIP3与电路参数之间的关系。分析了开关混频器的非线性失真。对于高频混频器，不能忽略MOS管寄生电容对线性度的影响，这时，混频器的跨导应被视为有记忆电路，采用 VOlttera级数进行分析精度较高。我们利用VOlttera级数对CMOS高频跨导进行了线性度分析，得到了跨导的IIP3与各电路参数(工作电 压，MOS管沟道长度，沟道宽度，寄生电容等)之间关系的解析表达式，与仿真得到的结果十分接近。我们对跨导进行了UMC流片，测试结果验证了解析表达式 的正确性。

跨导的线性化可以通过逐段逼近的方法，图5中，每一个差分对在一段输入范围内是线性的，叠加起来就构成更大范围内的线性跨导，如图6 所示。

另一种提高混频器线性度的结构是前面提到的采样混频器，与Gilbert 混频器相比，它在线性度上有所改进，但噪声指数更大、功耗增加，需要更加复杂的电路。

(2)　降低工作电压和功耗
随着CMOS工艺向亚微米发展，能处理的电压也随之下降，例如，0. 18um的CMOS工艺只能工作于1. 8V以下的电压。在手机中，工作电压和功耗一起影响了手机电池的寿命、大小以及重量。降低电压和功耗已成为射频前端电路设计的重要目标。只有当前端电路的 功耗能够与双极工艺相当时，CMOS在射频集成电路中才会具有竞争力。

为了降低供电电压，可以通过减少堆叠MOS管的数目，也可采用电感与电容得到低电压的混频器结构。图7 是我们新设计的一个混频器电路，其中M1工作于线性区，M1在LO信号控制下，其等效电阻表达式中有一项与LO信号的幅度成正比，M2 工作于饱和区，相当于一个线性跨导，将输入RF 电压信号转化成与RF信号幅度成正比的电流，这个电流流过与本振信号幅度成正比的电阻，得到的输出电压v 中就含所要的混频项。这个结构由于避免了堆叠MOS管，可以工作于很低的电压。以此电路结构为核心电路的混频器已进行UMC流片，测试结果验证了混频器的 功能。

(3)　降低直流失调

直流失调的产生有以下几个原因：
① 混频器输入的器件失配；

② 本振信号泄漏到射频信号端口，自混频到直流；

③ 本振信号通过外部导线耦合到天线端发射出去，被外部物体反射回来。

④ 很大的邻近信道的干扰信号泄漏到本振端口，与本振信号一起泄漏到射频端，与本振相乘，被下变频。这种失调是潜伏性的，因为它们的幅度随接收机的位置和方向 而改变，很难除去。

迄今为止，主要有四种方法去除直流失调：
① 对没有直流信号或宽带调制的系统，可利用高通滤波或交流耦合。但这对于一些系统，例如GSM系统不适用，这种系统的功率谱在直流处为最大值，

② 利用数字无线标准中的空闲时间来消除失调。在这个空闲时间内测量失调，除去失调。这仅当在接收两个突发信号的间隔时间内失调不变时才有效。在这个间隔之间 的强干扰信号可能会导致错误的测量，

③ 数字控制的模拟自适应抵消技术。混频器的输出由ADC采样，使用dualloop 算法，可在数字域检测出时变的失调，这些用来消除混频器的失调，

④ 谐波混频器。见图8，把LO的一半频率的信号加到本振输入端，LO端和RF 端的管子都工作在饱和区，产生的LO频率与RF 频率进行混频，这样产生的直流失调小，而且由于输入的信号频率低，本振泄漏也减小了。通过测试结果可知，这个电路的直流失调比一般的混频器电路的直流失调 要小44dB。

(4)降低噪声

影响CMOS混频器性能的主要噪声源有电阻的热噪声和MOS管的热噪声和闪烁噪声。

对开关形式的Gilbert 混频器进行了噪声分析。在有些电路中，MOS管工作于弱反型区，且宽长比做得较大，这样不仅提高了增益，噪声也减小。

结论

本文介绍了CMOS混频器的性能指标，并从提高线性度，降低电压和功耗，降低直流失调，降低噪声系数等几个方面详细讨论了当前的CMOS混频器的主要设计技术。以供同行参考。