多个带500MHz的FPGA的AD 200MSPS采集前端，如何才能比较理想同
录入：edatop.com 阅读：
各位专家同学： 多个带500MHz的FPGA的AD前端以200MSPS速率采集高频信号，如何才能比较理想同步？ 比如目标 |时间差| 小于10皮秒？ 如何设计这一分布式时钟信号？如果时钟信号的电缆在80厘米左右。如何使信号不失真的同时达到同步？ 多谢解惑。
网友回复:
工程上实现太难，校正吧
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
