使用模块方法提高5GHz WLAN前端的集成度

本文介绍了一种由BiCMOS IC、GaAs PA和TX/RX开关、高质量集成的RF滤波器和微带天线组成的单独封装5GHz WLAN RF模块，并通过一个演示平台来评估这个完整的射频链接模块的性能，该平台实现了OFDM IP内核、混合信号、快速收敛接口，信号接口控制前端部分保证在与突发模式通讯系统有关的有限获取时间内实现最优接收。

5GHz OFDM-WLAN技术在全世界范围内开展了广泛的研究，尽管人们为实现在单一CMOS芯片上集成完整的802.11a射频系统做出了很大的努力并已经取得了很大进步, 然而这依然是一个新兴的技术，设计工程师仍难以在同一片IC上实现功率放大器(PA)、RF滤波器和其它前端器件，而不得不使用分立器件来构建802.11a架构。

为解决这个问题，本文介绍了一种由BiCMOS IC、GaAs PA和TX/RX开关、高质量集成的RF滤波器和微带天线组成的单独封装5GHz WLAN RF模块，并通过一个演示平台来评估这个完整的射频链接模块的性能, 该平台实现了OFDM IP内核、混合信号、快速收敛接口,信号接口控制前端部分来保证在与突发模式通讯系统有关的有限获取时间内实现最优接收。此外，本文也将讨论整个系统的功耗问题。

单片封装技术

最近已经有一些公司针对WLAN应用推出采用单片微波集成电路(MMIC)技术实现的集成方案，但该技术生产成本高。现代硅技术的发展允许在无线系统中使用直接变频和低中频架构。在这些RF技术发展条件下，避免使用昂贵的外部SAW滤波器的全集成无线系统的梦想正在慢慢变成现实。然而，要实现片上系统(SoC)的完全集成并达到WLAN等高端应用所期望的性能,目前还存在一些不足。

功率放大器的集成是实现全集成SoC所面临的挑战之一。功率放大器所要求的高输出功率使其难以采用普通CMOS工艺开发，从而很难同其它RF器件在硅片上集成。然而，功率放大器并不是唯一让设计工程师感到头痛的器件，TX/RX开关、RF滤波器或VCO等其它前端器件在标准的硅技术中也难以实现。

由于把所有RF器件集成在同一个硅片上非常困难，大多数5GHz WLAN芯片制造商已经转向使用一个主收发器芯片和一组外部器件来实现前端设计。这种方法虽然短期效果好，但要求设计工程师在尽可能保持系统低成本和小尺寸的前提下，找到把这些关键的外部器件集成在单独封装中的最优方式。

图1左下方所示为在一个封装中集成完整系统的解决办法。图中一个硅BiCMOS芯片已经同高性能WLAN所需要的所有外部器件封装在一起，外部器件包括一个GaAs功率放大器、几个高质量RF滤波器、一个GaAs Tx/Rx开关和一个天线，BiCMOS IC由一个LNA和PPA组成。

这些要求小型化的异质系统(如图1中的系统)需要更多的先进封装和集成技术，这些已经超越当前业界已有的技术。通过使用淀积薄膜多芯片模块(MCM-D)技术我们可以满足这样的技术要求，实现在同一个模块中把高质量RF滤波器与BiCMOS IC集成在一起。下面，我们仔细分析MCM-D以及它对5GHz WLAN前端设计的意义。

MCM-D技术

MCM-D是一种可以提供高质量无源器件集成的薄膜互连技术。采用该技术，可以使用倒装芯片方法来实现芯片贴装。MCM-D技术由一个铝层和两个铜层组成，并在层与层之间插入苯并环丁烯(BCB, εr=2.7)电介质层。在这些层上可以实现在10GHz条件下品质系数高达100的电感和电容量高达1nF的Ta2O5电容，以及各种共面波导。MCM-D技术的平板印刷特性可以在工艺变化的情况下保证低公差(电感1%、BCB电容5%)，使用这个技术可以设计出高质量RF滤波器而且无需任何调整。

在接收路径上为抑制低频阻塞，需要在低噪声(LNA)放大器之前加入LC高通滤波器，插入损耗为0.8dB。为了下变频900MHz的中频信号，并在下变频输入端提供所要求的镜象抑制，接收路径也需要在LNA之后加入一个LC带通滤波器。使用这种MCM-D技术，在整个接收链上所测得的噪声系数低于6dB，在4.5GHz可以达到50dB的抑制效果。

发送链中，在PA之前使用了一个类似的带通滤波器,在PA之后加入了LC低通滤波器，损耗为0.8dB。在这个链路中整个1dB压缩点(compression point)高于+23dBm，在5.8GHz的抑制效果达到30dB。这个MCM-D模块也用作不同块之间的互连媒介，还集成了GaAs开关和BiCMOS芯片。GaAs开关是市场上已有的器件，BiCMOS芯片是IMEC公司自行设计的产品并使用0.35um SiGe技术实现。

承载BiCMOS芯片的MCM-D基底封装在0.8mm厚的BGA上，并通过邦定线连接起来。使用倒装芯片技术把一个封装好的GaAs PA封装在BiCMOS芯片的旁边。在BGA中形成一个腔体来缩短到MCM-D的邦定线长度。所测得的插入损耗在5GHz下低于0.4dB。BGA技术包含4个铜金属层和三个RO4003电介质层(εr=3.38)。BGA到PCB的连线将会改变该系统的电气特性，这些改变必须通过BGA自身得到补偿。在补偿之后，所测得的因这些BGA产生的插入损耗在5GHz低于0.1dB。

天线是在一个类似的薄片上实现的，将这个薄片罩在第一个BGA上，在薄片的底层加工一个用来装入PA和MCM-D模块的1.5mm腔体。这个天线是一个可以提供圆极化的方形环，在IEEE802.11a 标准的5.15到5.35 GHz频段所测得的效率高于80%，所测得的反射系数低于-10dB。该模块的总尺寸为25×25×4.3mm。

干扰和补偿技术

端到端无线链路基于上述的前端和标准兼容的OFDM内核，并已经在FPGA上实现的完整数字校准、补偿和控制引擎上进行评估，这个引擎与OFDM内核调制解调器紧密集成。这个构建模块控制突发获取(其中包括通过混合信号反馈环消除AGC和DC偏移等)，并通过利用OFDM突发前导(preamble)特性，对零差(homodyne)接收器结构实现全数字I/Q失配估计和补偿算法。该构建模块的一个关键的设计策略是依靠全数字估计，独立于前端实现并表现出快速收敛的特性：在同IEEEVSPACE=12 HSPACE=12 ALT="图2：发送器PHY的功率效率曲线。"> 802.11a兼容的前导获取期间采用了估计和补偿的步骤。当一个信号在背景噪声上增大时，采用一个间断的三步联合算法来调整前端增益。增益调整和时序同步在前导的前半部分8μs内完成。在前导的后半部分，载波频率偏差(CFO)在时域进行估计和补偿(转换到频域之后进行通道响应估计)。这些算法的设计策略(快速收敛、全数字估计)通过下面给出的AGC的实现来说明。

为缩短自动增益控制算法的收敛时间，我们开发了一个依赖于设计时间和运行时(run-time)信息的AGC算法。此外，我们使用了一个包含处理所有饱和情况的运行时控制器和配置映射器，配置映射器既使用通过数字估计器得到的运行时信息也使用设计时信息。

在设计时所做的深入分析实现了针对每个输入到配置映射器的RF输入功率水平的最佳前端设置。配置映射器控制前端中的可变增益放大器(VGA)，这个控制信号使混合信号反馈环闭合。因而，AGC受模拟前端和反馈路径的脉冲响应以及数字实现和算法延迟的影响。数字估计器提供信号功率在获取期间的估计值。

这里所提出的算法在时间上是非连续的，因而对混合信号前端脉冲响应的形状不敏感。获取前导的第一部分被进一步分成三个阶段，每一个阶段都包含一个估计和补偿过程，配置映射器将在每个补偿过程开始时调整VGA增益。为提高数字估计的质量可以减少估计采样的数目，这比考虑受增益变化瞬态影响的采样更有效。

灵活的参考平台

为缩短高速率系统演示器的开发时间，我们开发了一个灵活且鲁棒的硬件平台。该平台允许嵌入模拟、混合信号或数字ASIC原型，并允许在灵活的硬件和软件上实现各种算法(见图2)。

这些模块化、插件式的硬件电路板带有一个灵活的Virtex-II XilinX FPGA(XC2V3000/6000)、高速串行链接、灵活的时钟分布网络和一个工业标准的CompactPCI接口。FPGA作为该板的核心部分，负责板上器件之间以及其它板或CompactPCI外围板之间所有通讯连接。这种特点允许工程师逐步地对电路板进行构建和调试。

除了这些可以重复使用的模块之外，设计工程师还可以在数百万门的FPGA上实现原型IP内核。同时，还可以插入提供电源和时钟的通用母板和另一个较小的用于实现控制逻辑和混合信号接口的FPGA。这个较小的FPGA也可以用作通过高速链接到其它电路板的通讯。完整的前端可以子电路板的形式实现，前述的单一封装RF前端就在这样的子板上实现的，而前述的混合信号接口是在FPGA上实现。

为了验证这里所讨论的IP内核并进行系统测量，分别在两个这样的平台上实现了一个接入点和一个终端。这个实现符合IEEE 802.11a标准中的误差向量幅度(EVM)和滤波器屏蔽规范，用于完成前端获取和校准的突发前导也取自这个IEEE标准。但是，协议层类似于ETSI HiperLAN/2标准中所定义的协议，用于获得QoS功能。

降低功耗

当前已有的WLAN芯片组都是基于超外差结构或直接变频结构，而且通常至少把外部天线和天线开关同使用GaAs技术的片外LNA和PA结合在一起。由于强制要求兼容802.11a标准，因此这些系统表现出类似的性能，满足当前的绝大多数应用。然而，当在手持设备上实现这些WLAN系统时依然需要作很大改进，因为这种基于OFDM的系统的功耗高，将在几个小时之内耗尽电池能量。

这个问题并不是仅仅与PA有关，假设对于一个发射器物理层，数字PHY的功耗为100mW，混合信号前端(包含数字接口、ADC和LO)的功耗为250mW；假设一个具有功率回退(back-off)的A类放大器的固有效率为10%，而带有功率回退的Doherty放大器的固有效率为30%。当平均输出功率为+16dBm时，使用Doherty放大器仅仅使整个发射器PHY效率从5%提高到8%。

仅仅对于输出功率非常高的情况才值得考虑实现复杂的PA架构(图3)。例如，平均输出功率为+23dBm时，采用Doherty PA的发射器PHY效率为20%，而A类PA的效率为8%。另一个提高功率效率的有效技术是通过让PA在保持低的带内和带外失真的条件下降低功率回退。RF反馈或数字预失真就是此类可选方案。

同预失真不同，RF反馈是一种局部线性化技术，不需要加入校准阶段。RF反馈按照在设计时所实现的方式运行，没有多少可以调整的，因此必须对RF功率模块行为有准确而深入的了解。这些知识可以通过大范围的测量和重要的建模工作(在所有变量条件下的建模，如运行频率、温度、电压、偏置电源、输入功率、输入能量的历史、散热特性等)，或直接从晶体管级的原理图加上功率模块的机械环境模型来得到。

人们一般优先采用数字预失真方法，因为它比较灵活，其实现不需要PA模块的准确电路知识(通常使用商业器件设计的工程师不能得到这些信息)。行为模型能实现在校准阶段的运行时内导出预失真系数的算法。数字预失真应用于A类PA可以把所需要的功率回退从10dB降低到接近3dB，把PA固有的功率效率从大约10%提高到接近于20%。

这两种方法是对上面给出设计的直接扩展。预失真将被包含在发送端一边的混合信号接口中。此外，按照我们的SiP方法和基于GaAs晶体管和在MCM-D上的相互连接，所实现的Doherty放大器将可以提供高达+23dBm的突发平均输出功率。

本文小结

随着努力在单独的CMOS芯片(802.11a、b、g等)上集成更多的WLAN相关电路，芯片周围的外部RF器件数量猛增。先进的封装技术将有助于解决这个问题，比如这里所演示的不带有外部RF器件也没有连接器的5GHz WLAN收发器把天线、有源GaAs电路和其它高质量无源器件都同收发器ASIC一起集成在这个封装中。为提高连接性能，IMEC也提倡广泛使用数字补偿技术，并在不修改OFDM帧格式的前提下把其它器件紧密地集成在OFDM数字内核的周围。把RF芯片集成在一个先进的封装中，把这个封装集成在一个系统中，这两个观点对于降低材料成本和缩短最终产品的上市时间非常重要。

作者：Boris Come

高级研究员

Julien Ryckaert

研究员

Email: ryckj@imec.be

IMEC公司