高速ADC的共模输入范围设置

输入共模电压范围(Vcm)对于包含了基带采样和高速ADC的通讯设备非常重要，本文根据一个实用的电路设计阐述了如何设置高速ADC MAX1196的共模输入范围。

输入共模电压范围(Vcm)对于包含了基带采样和高速ADC的通讯设备非常重要，尤其是对于那些采用直流耦合输入的单电源、低电压供电电路。对于单电源供电电路，馈送到放大器和ADC的输入信号应该偏置到Vcm范围以内的直流电平上，能够消除放大器和ADC性能指标的一大屏障，它们不必在0V保持低失真和线性度。

直接下变频结构的无线通信接收机通常采用差分、直流耦合方式连接到ADC，这种电路带有一个RF正交解调器和双基带ADC的零中频(ZIF)电路。ZIF电路省去了多级IF下变频器和SAW滤波器，因而受到了普遍欢迎。考虑到以下原因，ZIF结构采用直流耦合方式：它们接收的同相(I)和正交(Q)基带数据信息的带宽扩展到了直流附近。另外，采用直流耦合还可以省去隔直电容，消除电容放电引起的上电延迟。

从下面的因素可以看出Vcm的重要性：

1. 电源电压(VDD)是变化的，提供给ADC的RF正交解调器输出信号具有很宽的共模电压范围。

2. 输入共模电压超出了ADC的Vcm范围，将会产生谐波失真从而降低动态范围。合适的Vcm直流偏置有助于优化放大器和ADC的线性度、减小失真、降低误码率(BER)。

如图所示的电路中，U1简化了射频前端、放大器和ADC之间的直流耦合、差分模拟接口。电路中使用了一片双路8位、40Msps

图1：高速ADC(U1)利用其 COM输出来设置准确的共模电平。(点击放大图)

ADC(U1)和两片单电源供电的宽带、四运放(U2-U3)，为RF正交调制器(一个差分、直流耦合的信号源)和高速ADC之间的模拟接口提供宽范围的输入共模电压。ADC具有足够高的信号噪声+失真比(SINAD)和无杂散动态范围(SFDR)，用于宽带为3.84MHz的QPSK通信链路的检波。注意合理选择U2和U3的SFDR和输入共模范围。单电源3V供电时，U1的功耗是90mW。

U1的共模输出端(COM，引脚1)、REFIN(引脚46)和REFOUT(引脚45)简化了Vcm的转换。COM提供VDD/2的直流输出，在VDD发生变化时也能够与U1的输入共模范围保持一致。REFIN和REFOUT通过分压电阻R23-R24设置ADC的满量程范围，优化输入放大器的SFDR和ADC的动态范围。

U2和U3配置成直流耦合、差分输入和输出，具有15dB增益，给ADC提供1V_p-p的满量程输入。为了保证接收机的动态范围要求，U2/U3放大器的SFDR需要比ADC的48.7dB SINAD改善10dB。U1的满量程电压由R23和R24设置：

FS=R24/(R23+R24)×REFOUT 其中：REFOUT=2.048V

COM电压(U1的引脚1)等于VDD/2，或者是1.5V(VDD=3V)。这个电压也等于U1的共模输入范围Vcm。所以，VDD 随温度和电源电压变化时，COM电压和Vcm 可以互相跟踪，保持一致。COM引脚可以供出5mA电流，可以根据系统需要设置其它电路的直流电平。当ADC关断时，内部COM缓冲器也关断，所以用它设置电平比电阻分压器更省电。

图中电路的典型应用是WCDMA接收机，每路ADC的输入是码片速率3.84Mcps的一半，如果U1的采样速率是码片速率的四倍(Fclk=15.36MHz)将会简化抗混叠滤波器的设计，镜频将达到13.44MHz和17.28MHz(F_I=Fs(Fa)。其次，过采样还可获得6dB的处理增益：SNR=10log(Fs/2BW)。

U1的数字输出由OVDD=+1.8V决定，有助于降低功耗。+1.8V总线减小了数字信号的摆幅，因而降低了功耗：P=CV²F(8位总线的每一条)，U1的数字输出是复用的，允许单一8位总线连接两路8位ADC。复用总线可以减少引脚数量，节省电路板面积，降低数字ASIC的成本，并提高系统的可靠性。

还可以选择其它芯片：MAX1185—双路、10位ADC，与MAX1196引脚兼容，都是7×7mm 48引脚 TQFP封装。MAX1192是超低功耗、更小封装的双路、8位ADC，功耗为25mW/3V，封装是5×5mm、28引脚薄型QFN。

作者：Damian Anzaldo

Hung Do

Email: dramxim@cs.com.

Maxim集成产品公司