集成射频信号链的技术挑战和解决方案

集成射频链

如今的手机设计师必须在一台小设备中支持多得前所未有的应用，故对更高集成度的需求也从未像今天这么大。提高集成有许多方式，不过减少系统中无源器件的数量是最有用的方式。在手机终端电路中，不考虑接口标准的情况下，包括大约75～85%的无源元件，如电容器，电感器和电阻器等。例如，在Nokia 3300音乐手机中，共有406颗元件，但其中355颗是无源元件。所以，在新设计中减少无源元件的数量是一个重要因素。

减少射频元器件数量的方法之一就是采用无源集成技术，例如低温共烧陶瓷技术(LTCC)。不幸的是，由于互连和测试成本问题，这些集成的无源元器件只能适合于模块级实现。虽然模块可能更具成本效益(与分立方案相比)，但它们通常需要批量和大量的测试。

LTCC模块获得过成功的利用，如GSM手机中的天线开关模块(ASM)。ASM负责前端射频信号的路由和功率放大器的谐波滤波。而在早期的大量的双段或三段GSM手机中，采用的是PIN二极管与集成在基板上的无源元器件相结合的方案。但如今，在设计双段GSM手机时，ASM设计师的一个设计新趋势就是开始采用更高集成度的方案，例如UltraCMOS。

利用带有集成匹配电路和谐波滤波器的UltraCMOS SP6T和SP7T后，ASM中的元器件数量减少了60%。而且UltraCMOS采用单片方案，在集成设计中还省去了模块的封装以及芯片间互联问题。由于采用高绝缘的基板，UltraCMOS还可以被用来集成高Q的无源器件。此外，这些UltraCMOS还受益于良好的半导体工艺的可重复性，其电感容差约为2%，而电容容差约为5%。

在整个设计中采用同一工艺创造了实现高集成度的机会。目前CMOS已经广泛应用于手机中的IF和基带电路。进入射频前端领域可以进一步加速集成。图2对一个射频前端(2a)所用的多路技术方案与采用先进的UltraCMOS方案(2b)之间进行了相互比较。UltraCMOS器件中集成了低通滤波器，DC/DC变换器，控制器，译码器，驱动器以及天线匹配电路，故所用的元器件数量要比多路技术少。

图2：与多路技术开关方案相比，UltraCMOS方案能够实现射频信号链的高集成度。

降低功耗

在手机设计中两个最耗电的部分就是基带处理器和射频前端。而功率放大器(PA)又消耗了射频前端中的绝大部分功率。实现低功耗的关键是使射频前端中的其他电路消耗尽可能少的功耗且不影响PA的工作。在目前所用的选择中，带译码器的GaAs开关吸纳的电流为600μA，而PIN二极管方案吸纳的电流为10mA，但在典型的射频前端应用中，UltraCMOS SP7T开关只吸纳10μA的电流。

在功耗管理设计中插入损耗是另一个考虑因素。这里考虑的重点是选择不影响PA效率的前端器件。通常，GSM手机中的PA工作在高达2W的饱和功率上，它们的功率增加效率(PAE)通常约为60%。这个级别的效率对延长手机的电池来说是至关重要的。但是，如果所用的前端架构具有较高的插入损耗，PAE将会降低。图3中针对四种不同的初始PAE值，给出了有效的PAE和插入损耗(从PA到天线之间)的关系。假定前端的插入损耗为1.5dB，一个PA的PAE将从初始的60%降低至42.5%。

图3：插入损耗将引起功率放大器的功率增加效率的降低。

设计师必须继续减小元器件尺寸，改进功能，将临界的相互作用减到最小，并研发更具成本效益的电路来使手机更小，功耗更低，并瞄准4G应用。当我们展望便携式通信设备的未来时，就必须考虑新的工艺技术来实现未来的目标。幸运的是，UltraCMOS为设计师提供了所需的优异性能，能够满足所要求的标准规范，还有超高的线性度，ESD耐压，以及潜在的综合性能。

作者：Rodd Novak

市场行销副总裁

Peregrine半导体公司