让基站为LTE规范的实施做好准备

作者：Arun Iyengar

Altera公司

英文原文地址：http://www.mobilehandsetdesignline.com/howto/showArticle.jhtml?articleId=19910076?&pgno=1

LTE规范需要复杂的信号处理技术，如MIMO和诸如OFDMA和MC-CDMA之类的无线电技术。满足它们的计算要求需要完全掌握所有的硬件信号处理技术。

无线蜂窝电话系统正从窄带的2G全球移动通信系统(GSM)和IS-95系统向基于宽带码分多址(W-CDMA)的3G和3.5G系统转移。随着这些标准的进步，无线基站OEM必须转换到更新、更好、更为强大及更有成本效益的各种技术，以满足这些系统对越来越高数据率的需求。

在不远的将来，第三代合作伙伴关系项目长期演进(3GPP LTE)规范将需要复杂的信号处理技术，如多点多输出(MIMO)及正交频分复用(OFDMA)和多载波码分多址(MC-CDMA)这样的新型无线电技术。随着这些技术应用的日益临近，移动和无线服务提供商及运营商希望无线基站OEM确保他们在现场安装的基站能够支持LTE规范。

运营商坚持避免出现“剥离更换”(rip and replace)的情况。这意味着OEM要用多协议设计在“将来试验”它们的基站。

多协议基站被定义为能够支持W-CDMA到LTE标准的基站。这种规格的基站家族实际上将需要从3GPP版本向更新的标准转移的能力，这种转移利用的是同一家族的基站，绝大多数系统不需要成本高昂的重新设计。

基于混合FPGA/数字信号处理的平台提供一种顺应这些不断变化的无线标准的有效设计方法。在FPGA和数字信号处理器之间的智能分区要求必须基于系统的吞吐量要求和产品成功所需要的长期成本考虑。随着标准的稳定，最初针对基站设计灵活性的要求应该逐渐居于次要地位，与此同时，成本成为一个主要的成功因素。

选择FPGA，就具备了一条向低成本的结构化ASIC技术转移的无风险的路径，从而大幅度降低成本。例如，Altera公司的HardCopy II技术提供一种无缝无风险的从Stratix III FPGA向成本大幅度降低的HardCopy II结构化ASIC转移的路径，与此同时，也提高了系统的性能并降低了功耗。

不断进化的设计

全球的无线运营商目前正使用高速下行链路分组接入(HSDPA)，从而使通用移动通信系统(UMTS)系统的成功部署成为可能。UMTS向HSDPA的升级类似于增强数据率GSM演进(EDGE)，它被证明是向GSM网络的一个有效升级。

HSDPA锁定的是移动多媒体应用，并能够实现缩短的延迟，在从基站到移动终端的下行链路上，峰值数据率高达14Mbps。通过增加一个新的高速下行链路，并与依赖于传输参数快速自适应的三个基本技术共享，就有可能做到这一点。那三个基本技术分别是：自适应调制和编码(AMC)、快速混合自动重复请求(ARQ)和快速调度技术。

高速上行分组接入(HSUPA)不久将追随HSDPA而步入实用，这两种技术的组合被称为高速分组接入(HSPA)。HSPA有望在21世纪头十年剩余的时间内成为占优势的移动数据传输技术。为了利用运营商在HSPA中的投资，标准组织正调查一系列增强标准，以创造被称为HSPA+的“HSPA演变”标准。

HSPA演变标准是W-CDMA标准的合乎逻辑的发展，为向全新的3GPP LTE无线电平台的发展提供了一种有效的转换。LTE在下行链路上采用OFDM，目标是在2009年左右开始部署。

LTE利用最佳种类的无线电技术，以实现超越实际CDMA方法的性能水平。LTE系统将与2G和3G系统共存，类似于3G与2G系统在一体化网络中的共存。同时，OFDM通信系统的设计持续取得更大的进展。OFDM是一种多载波调制方案，它把数据编码到一个无线电频率(RF)信号上。

与传统的单载波调制方案不同，像幅度或频率调制(AM/FM)利用一个无线电频率一次仅仅发送一个信号。OFDM取而代之的是在专门计算的正交载波频率上并发发送多个高速信号，结果，在噪声和其它干扰期间，带宽的使用效率更高，通信更为鲁棒。

在下行链路上用于LTE的OFDMA非常适合于在高频谱带宽内实现高峰值数据率。W-CDMA无线电技术的效率与在5MHz的带宽内传输具有大约10Mbps的峰值数据率的OFDM系统的效率大致相同。

然而，以较宽的无线电信道实现100Mbps范围的峰值数据率会导致终端高度复杂并且以现有的技术是不切实际的。正是在这里OFDM提供了一种实际的实现优势。

在上行链路，纯OFDMA方法导致高信号峰值对平均比(PAR)，从而折衷电源效率和最终的电池寿命。因此，LTE利用一种称为单载波频分多址(SC-FDMA)的方法，它与OFDMA有一定的相似性，但是，比其它技术如IEEE 802.16e所使用的OFDMA方法有2到6dB PAR的优势。

LTE的目标包括：

在20MHz的带宽内具有最高100 Mbps的下行峰值数据率；

在20MHz的带宽内具有最高50 Mbps的上行峰值数据率；

工作于TDD和FDD模式；

可调节带宽最高为20 MHz，在学习阶段，覆盖1.25 MHz、2.5 MHz、5 MHz、10 MHz、15 MHz和20 MHz。1.6 MHz宽的信道被用于不成对的频段，在那里TDD方法将被使用；

把HSPA第6版的频谱效率提高两到四个因子；

把延迟缩短为10ms；把用户设备和基站之间的往返时间缩短到小于100ms；缩短从待机到激活的转换时间；

LTE有望满足未来十年的市场需求。在那段时间之后，运营商可能以LTE技术为基础部署第四代(4G)网络。目前，尚无针对4G的官方标准或正式定义，但是，初步研究的重点是能够传输峰值速率为1Gbps的各种技术，这些技术完全基于IP协议，并支持不同类型的网络—即4G到3G到WLAN等—之间的完全灵活的网络移交。

期望下一个设计

从宽的视角来看，基站设计工程师必须提前进行一些关键的设计考虑。随着他们进入LTE领域，他们应该意识到在无线电方面存在巨大的变化。作为向LTE转移的一部分，W-CDMA信号调制将转向OFDM调制，其特征是不同的。OFDM对于传输高吞吐量的数据更为鲁棒，但是，与此同时，加强了基站的吞吐能力。

OFDM还改变了已调制信号的峰值对平均特性，该信号需要采用新的技术以实现峰值因数衰减(Crest Factor Reduction, CFR)。此外，对误差向量幅度(EVM)存在更为严格的要求，因此，需要设计工程师特别注意的不仅仅是所使用的算法类型、而且包括实现该算法所采用的器件的类型。

在基带方面，设计工程师必须考虑从W-CDMA转向OFDM之后数据率不同的问题，因为所需要的吞吐量相当高。此外，虽然迄今为止WiMAX的用途一直是数据传输，尚未介入语音通信；但是，当语音被引入时，设计工程师必须做好准备；这类似于有线系统的情况，针对语音的服务质量(QoS)跟针对数据的服务质量是不同的。

因为精明能干的基站设计工程师承认LTE设计中所面临的挑战，他们将持续依赖于早期设计中已经体验过的FPGA的灵活性，并将利用FPGA的更新进展来克服这些令人畏惧的任务。

FPGA和DSP之间的任务划分策略取决于处理要求、系统带宽以及系统配置和发射及接收天线的数量。图1所示为在基于OFDMA的系统—如WiMAX或LTE—中一个针对基带物理层(PHY)功能的典型DSP/FPGA任务划分图。

图1：针对OFDMA系统的DSP/FPGA任务划分图。

通过合并先进的多天线技术，这样一个系统所提供的吞吐量有望在75-100Mps之间。基带PHY功能可以被清楚地分类为比特级处理和符号级处理功能。

本文下面部分将给出对这些功能的总的看法，并介绍如何利用FPGA补助DSP以实现比特级和符号级功能。

比特级处理

比特级模块包括随机化、前向纠错(FEC)、交错以及在发射方面映射到四相移键控(QPSK)和四幅度调制(QAM)的功能。

相应地，接收处理的比特级模块是符号去映射、去交错、FEC解码和去随机化。处理FEC解码之外，所有的比特级功能都是比较简单明了的并且计算强度不高。

例如，随机化涉及把数据比特与简单的伪随机二进制序列发生器的输出进行模-2加运算。虽然FPGA以固定的总线宽度提供比DSP更为灵活的比特处理能力，但是，低计算复杂性容许DSP管理这些功能。

相反，FEC解码包括维特比解码、透平卷积解码、透平乘积解码和LDPC解码，它们的计算强度大，如果采用DSP来完成，就要消耗大量的带宽。

FPGA被广泛地用于卸载这些功能并把DSP解放出来以完成其它的功能。同一FPGA还可以被用于跟MAC层的接口，并实现某些低级MAC功能，如加密/解密和鉴权。例如，Altera的低成本Cyclone III FPGA就适合于这样的DSP协处理功能。

符号级处理

在OFDMA系统中的符号级功能包括：子通道化和去子通道化、通道估值、均衡和循环前缀插入及移动功能。时域到频域的转换和反向转换分别利用FFT和IFFT来实现。

通道估值和均衡可以离线执行，并且涉及更适合于DSP的更多控制导向的算法。相反，FFT和IFFT函数是常规的数据路径函数，涉及以非常高速度进行的复杂乘法，并且更适合于在FPGA上实现。

对于设计工程师来说，重要的是掌握DSP在实现高速系统性能的应用中不能通过简单地嵌入专用乘法器来实现。更恰当地说，它是高性能乘法器、性能匹配逻辑结构和在先进FPGA中实现的路由架构的总的结果。

图2所示的Stratix III DSP模块是一个高性能硅架构，它所具有的重要的可编程能力将为许多应用提供最优化的处理。

每一个DSP模块提供8个18 x 18乘法器，以及寄存器、加法器、减法器、累加器和在典型的DSP算法中频繁需要的总和单元函数。该DSP模块完全支持可变比特宽度和不同的舌入及饱和模式，从而有效地满足先进的无线电应用的严格要求。

图2：在FPGA中的嵌入式DSP模块。

DSP处理器通常有最多8个专用的乘法器，其中，Stratix III器件将提供多达768个18x18的专用乘法器，所提供的吞吐量高达500 GMAC，比现有的DSP要高一个数量级。

当处理采用了先进的多天线技术—如空时编码(STC)、波束形成和MIMO方案—的基站时，FPGA和DSP之间在信号处理能力上如此重大的差异更加明显。

在当前和将来的WiMAX和LTE无线电系统中，OFDM与MIMO相结合被广泛认为是使更高数据率传输成为可能的关键技术。例如，图1所示为一个基站中所采用的多个发射和接收天线。

在这个基站中，符号处理功能要在执行MIMO解码之前分别实现每一个天线流，从而产生单一的比特级数据流。当在DSP上实现的天线以串行方式执行操作时，符号级处理的复杂性会线性地增长。

例如，当采用两个发射和两个接收天线时，如果变换大小假设为2,048点，FFT和IFFT功能消耗大约40%的1GHz DSP的运算能力。

相比之下，当用FPGA实现时，基于多天线的实现可以非常有效地进行扩展。对于来自多个天线的数据，FPGA提供并行处理和时分多路复用技术

同一2x2天线FFT/IFFT配置可以利用不到5%的Altera Stratix III EP3SE260 FPGA的资源来实现。

多天线方案提供更高的数据率、阵列增益、分集增益和共道干扰抑制能力。波束形成和空间多路复用MIMO技术还需要密集的计算能力，涉及逆矩阵运算和矩阵乘法运算。

在求解这些系统中常见的线性方程组的过程中，Cholesky分解、QR分解和单数值分解函数特别有用。

虽然这些函数快速耗尽DSP的运算能力，但是，它们非常适合于采用FPGA进行处理，FPGA所具有的著名的Systolic阵列架构，通过开发FPGA的并行处理能力，提供一种更为具有成本效益的解决方案。FPGA可以被用于执行这些和其它的OFDM运算，从而把繁重的运算任务从数字信号处理器(DSP)卸载下来。

这样做就极大地减少了OFDM基带电路板上的元器件数量，把原来的多个DSP减少为两或三颗并配合大约两个FPGA。特别是像Stratix III这样的高性能FPGA可以取代多个DSP。与此同时，它们将以较低的成本和更小的功耗提供更多的DSP性能，并进一步缩小了所消耗的电路板空间，从而赋予设计工程师更大的平台可扩展性。

关于作者

Arun Iyengar是Altera公司的无线应用业务组的高级总监，他负责领导公司在无线电领域的活动，包括发现新的趋势、创造解决方案并对无线基础设施开发商营销这些解决方案。