采用射频功率放大器驱动器实现下一代无线系统

目前，已经可以在1.2V 65nm CMOS技术的基础上实现8Vpp和脉冲宽度调制射频高压/大功率驱动器。在0.9到3.6GHz的工作频率范围内，该芯片在9V的工作电压下可向50Ω负载提供8.04V_pp的最大输出摆幅。这使得CMOS驱动器能够直接连接并驱动LDMOS和GaN等功率晶体管。该驱动器的最大导通电阻为4.6Ω。2.4GHz时所测量的占空比控制范围为30.7%到71.5%。通过使用新型薄氧化层漏极延伸MOS器件，该驱动器可实现可靠的高压操作，而这一新型器件通过CMOS技术实现时无需额外的费用。

技术背景

现代无线手持通信无线电(包括射频(RF)功率放大器(PA)在内)均是在深亚微米CMOS中得以实现。不过，在无线基础设施系统中，由于需要较大的输出功率等级，必须通过硅LDMOS或混合技术(如GaA和更先进的GaN)才能实现RF PA。对下一代可重新配置的基础设施系统而言，开关模式PA(SMPA)似乎能为多频带多模式发射器提供所需的灵活性和高性能。但是，为了将基站SMPA中使用的高功率晶体管与发射器的所有数字CMOS模块相连，需要能够生成高压(HV)摆幅的宽带RF CMOS驱动器。这样不仅能实现更优的高功率晶体管性能，而且还能将数字信号处理直接用于控制所需的SMPA输入脉冲波形，从而提高系统整体性能。

设计挑战

LDMOS或GaN SMPA的输入电容通常为几个皮法，必须由振幅高于5Vpp的脉冲信号驱动。因此，SMPA CMOS驱动器必须同时提供高压和瓦特级的射频功率。遗憾的是，深亚微米CMOS给高压和大功率放大器及驱动器的实现提出了诸多挑战，尤其是极低的最大工作电压(即可靠性问题引起的低击穿电压)和损耗较大的无源器件(例如用于阻抗变换)。

现有解决方案

用于实现高压电路的方法并不多。可以采用能够实现高压容限晶体管的技术解决方案(如多栅氧化层)，但代价是生产流程较昂贵，必须向基线CMOS工艺添加额外的掩模和处理步骤，因此这种方案并不理想。此外，为可靠地增加高压耐受力，可以采用仅使用标准基线晶体管(使用薄/厚氧化层器件)的电路方案。在第二种方法中，器件堆叠或串联阴极是最常见的例子。但是，射频复杂性和性能具有很大的局限性，尤其是当串联阴极(或堆叠)器件的数量增加至2个或3个以上时。另一种实现高压电路的途径就是如本文所述的在基线CMOS技术中使用漏极延伸场效应管(EDMOS)来实现。

下一页：新的解决方案