RF预失真解决功放的线性化问题

RFPAL处理器根据Volterra级数近似算法产生校正信号，而这种近似算法还会通过一组由数字控制器产生的可编程系数得到不断的优化。数字控制器运行一种自适应算法，然后将系数应用于校正处理器以最大限度地减小代价函数。如图4b所示，整个线性器系统(包括图5a虚线内的所有元件)可以在一个紧凑的印刷电路板(PCB)内实现，面积不到6.5cm2，并且BOM成本低。

图5：该图显示了典型的数字预失真系统实现，其中WCDMA信号在30MHz带宽内，使用了14位的数据转换器。

借助为RFPD基本操作建立的基线可以描述更大的系统，并与DPD放大器线性化方法的使用进行比较。图5描述了DPD如何扩展信号链最前点的数字基带处的带宽(向有用信号增加预失真校正信号)。这种带宽扩展随即通过整个发射机链传播，并通过反馈路径再次回到数字基带。带宽扩展将增加时钟速率，扩大元件带宽要求，并导致更高的系统功耗，从而加重整个系统的负担。增加的复杂性包括(但不限于)极具挑战性的时钟发生器要求(包括抖动性能)，增加了对多极高频重构滤波器的需求，并需要宽带线性频率上变频器。

当采用DPD系统时，上变频器之后的滤波器频率响应必须足够宽，以适应有用信号加上功放预失真要求的带宽扩展。遗憾的是，由数模转换器(DAC)、上变频器等产生的位于滤波器通带内的任何噪声也将被功放所放大。在大多数应用中，消除落在接收频带内噪声的唯一方法是在功放输出端做文章。这要求所用滤波器的尺寸、成本和插入损耗随设计要求而改变。为了满足更加严格的抑制要求，滤波器成本也可能增加。由于这种滤波器而增加的任何插损都将降低效率，并要求功放得到更强的驱动才能在天线端取得原始设计要求的相同输出功率。因此，滤波器在一定程度上会负面影响通过使用DPD取得的好处。取而代之的是使用更低噪声的DAC和上变频器，尽量减少对功放后滤波器的需求，但与较高噪声的器件相比，成本和功耗会较高。

需要注意的是，功耗估算是基于集成的DPD/DSP特殊应用集成电路(ASIC)和外部模数转换器(ADC)、DAC、下变频器、时钟发生器和功率检测器。功耗估算不包括数字上变频器(DUC)、振幅因数减少(CFR)电路和功放，因为它们同时存在于DPD和RFPD实现中。