利用ZIF接收机和ADC创建高效多通道分集接收机

为什么选择八通道ADC？

就使用分集的双通道ZIF接收机而言，需要使用八个ADC(请参见图 1)。如果使用了四个12位双通道ADC，每条通道都有并行数据输出，且差不多会有100条数据线路需要布线并被连接至现场可编程门阵列(FPGA)。此外，还需要为ADC安排四个时钟。单是从封装角度来说，四个9x9mm、12位双通道ADC就要占用320mm^2 以上的板级空间。另外，约100条数据线路的布线轻易就会使所需板级空间增加一倍，同时在FPGA上也要求相同数量的数据输入。很明显，推荐使用一个八通道ADC，那么采用单个封装的八个ADC的功耗和数据线路又如何呢？

为什么选择串行八通道ADC？

利用TI的新型ADC(ADS5282)，许多这些问题便可迎刃而解。在每个通道75mW、9x9mm封装中，低功耗选项仅占用81mm^2，也即四个双通道ADC板级空间的四分之一。更为重要的是，利用串行LVDS数据接口后，每个ADC通道只需一个LVDS对。增加一个LVDS帧和位时钟并利用20条物理线路(10个LVDS对)便可以在FPGA中对八个ADC的数据进行处理，并占用最少的板级空间。

1/f噪声出现在基带上，其常见于针对CMOS低功耗而设计的ADC中。这就限制了基带上(即ZIF架构要使用ADC的地方)的有效SNR。ADC具有一个抑制基带1/f噪声的可选模式(请参见图2)。

图2：请注意，一旦该模式被激活, 1/f噪声(基带附近)便被转换为奈奎斯特，并且两种情况下均可看到0-1MHz的SNR

根据奈奎斯特(32.5MHz)测得65MSPS下ADS5282的SNR为70.4dBFS。如果假设噪声底限较奈奎斯特扁平，那么0-1MHz频带中的噪声功率则为85.5dBFS，这主要是由于15.1dB的处理增益：10log10 (32.5M/1M)。利用能够过滤高达1MHz的信号和噪声的理想滤波器，85.5dBFS就为数字滤波器输出的预期SNR。但是，1MHz频带中测得的SNR为81.9dBFS，因为基带上存在 1/f 噪声。一旦噪声抑制模式被激活，该频带中测得的SNR便提高到86.1dBFS。1MHz 带宽中测量值(86.1dBFS)超出预期值(70.4+15.1=85.5dBFS)的这一事实具有误导性，因为它是由一个标准奈奎斯特SNR(70.4dBFS)计算得到的，而该奈奎斯特SNR包括了高阶谐波(第九阶以上)，其被当作了噪声。这表明，真正的奈奎斯特SNR(所有谐波除外)实际上高于0.6dB，或为71dBFS。

该ADC还在每条通道内提供了两倍抽取功能，以消除移频1/f噪声(仍然出现在Fclk/2附近)，通过处理增益改善带内SNR，并且降低高速串行LVDS数据速率。所用数字滤波器保持少量的抽头，以达到节能的目的。这样，使用抽取滤波器时处理增益为~2dB。通过使用抽取功能来降低LVDS速率后，可考虑使用更低成本的FPGA选项，同时在ADC和FPGA之间拥有更为轻松的时间预算。

总结

满足蜂窝网络规范要求的BTS并不是一项全新的成果。大多数新型BTS设计的主要目标都是想通过降低BTS构建成本或减少BTS构建数量来降低运营商的成本。其中，射频成本只是构建蜂窝基站总成本的一部分，因此如果它们可减少构建基站的数量，那么就应该对射频接收机设计进行改进。通过构建更为灵敏的射频设备，覆盖相同区域所需的基站数量更少。运用具有高度集成的ZIF接收机和一个八通道ADC的分集接收机使可实现一个更少空间占用、更低成本和更少组件数量的高性能系统。

参考文献：

1. ADS5282 的产品说明书http://focus.ti.com.cn/cn/docs/prod/folders/print/ads5282.html

2. TRF3710 的产品说明书http://focus.ti.com.cn/cn/docs/prod/folders/print/trf3710.html

3. TI放大器和数据转换器选择指导手册http://focus.ti.com.cn/cn/lit/ml/slyb115c/slyb115c.pdf

4. 实用应用手册——高速数据转换http://focus.ti.com/lit/an/sbaa045/sbaa045.pdf

5. TI模数数字转换器http://focus.ti.com.cn/cn/paramsearch/docs/parametricsearch.tsp?family=analog&f amilyId=390&uiTemplateId=NODE_STRY_PGE_T

作者：Philip Pratt

德州仪器 (TI) 高速ADC系统工程师