射频锁相频率合成器的设计与仿真

在现代通信系统中，对频率源的频率稳定度和准确度的要求越来越高，只采用晶振是不能满足需要的。而频率合成技术则是利用一个或多个高稳定度的晶体振荡器产生一系列等间隔的、离散的、高稳定度的频率，可为通信设备提供大量精确且能迅速转换的载波信号和本振信号，完全满足现代通信的需要。其中锁相频率合成器具有工作频带宽、工作频率高、频谱质量好、方案简单、造价低等优点，在目前现有的频率合成方法中应用最为广泛。

1 锁相环频率合成器的基本原理
一个典型的频率合成器主要由鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)和可编程分频器组成。其系统框图如图1所示。

edatop.com

仿真电路图中VCO内部带有分频器，分频比受阶跃电压源SCR4控制。由于仿真中只观察单一频点的锁定时间，所以仿真时可以把SCR4旁路掉，或者把其阶跃电压N_Step配置成0 V。选择单一的频率点2 040 MHz，仿真可得到锁相环输出频率的瞬态响应曲线如图7所示。

edatop.com

从图中可以看出，在215μs时，锁相环基本锁定。可见通过对频率合成器的瞬态响应仿真可以对电路是否能够锁定、锁定时间、锁定频率范围、环路滤波器的设计是否存在问题等方面进行分析。

4 结束语
首先对锁相环频率合成器电路进行简单设计，然后利用ADS仿真软件对电路进行频率响应和瞬态仿真。这种方法既可以免去计算环路滤波器的麻烦和保证设计方案的正确性以缩短锁相环电路设计的时间，又可以通过对锁相环各种性能指标的仿真分析加深对锁相环的理解。