CMOS基片的一些问题

现在需要仿真CMOS中的一段射频传输线，发现使用Soonet时，可以要求设置如下两个变量：
Dielectric Loss Tan: Enter the dielectric loss tangent here.
Diel Cond: Enter the dielectric conductivity here.
但是在ADS中，也需要设置基片信息，但是没有填写Diel Cond的地方，那么怎么体现出conductive substrate呢？不太明白他们之间的换算关系。下面是Samsung 0.13 PDK的EM solver给出的说明，他们按如下要求仿真，
Layer Material Thickness  725
(μm)
Relative Permittivity   11.9  
Relative Permeability   1
Conductivity (S/m)      10
Loss Tangent            0
请大家看看，谢谢了先

 

电介质的非理想性（即导电能力）一般就用导电角正切来表示，所以diel cond和diel loss tan是可以换算的，都是表征同一个特性。如果硬要说不同的话，那么就是习惯上对于良好的电介质用diel loss tan，对半导体用diel cond；另外，如果要考虑电介质的频率特性的话，也会偏向使用diel cond

 

这个在频域仿真的时候，怎么换算啊？
导电率换算到损耗正切是随频率成反比的。

 

考虑非理想因素后电介质的介电常数为
Ec=E-jE'=E(1-j*tan)=E-j*(a/w） ---（1）
E=re(Ec)=Er*E0, E'=im(Ec),E0是真空的介电常数，Er是电介质的相对介电常数
tan是损耗角正切，tan=E'/E=a/(w*E) ---（2）
a是电介质的电导率，w是角频率
EM simulator中会允许同时设定这两个参数的原因是：
虽然事实上tan和a都是频变的，但是我们通常认为它们是非频变的，这样的话（2）式就不能成立（譬如，假设tan是非频变的，那么a就必须是频变的）。所以在ie3d中，人为地定义 
Ec=E(1-j*tan)-j*（a/w）---（3）
注意这是软件中的特殊处理，不是经典定义。此时，如果你想设定tan非频变，那么就将a置为0；反之亦然。
简而言之，如果仅允许设定tan或a中一个（设定任意一个都是可以的，因为它们可以根据（2）互相换算），那么该软件是按照（1）来计算Ec的；如果可以同时设定两者，那么该软件可能是按照（3）来计算Ec的。

 

呵呵，很仔细
多谢

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。