如果把基片打薄是否会影响无源器件的参数

为了设计合理的无源器件性能，必须把基片厚度减薄，但是这会不会影响其它无源器件，比如电容电感的值，因为通常如果按照foundry手册上给的参数设定电容电感值会比较准确 。因为现在时间比较急，所以来不及花太多时间仿真，希望大家指点，谢谢。

 

应该会有影响，一般来说会使无源器件的性能变好，很多RFIC的片子都会有减薄这道程序。但是我觉得无源器件的绝对值不会发生很大的变化，个人感觉，因为没有这样处理过...

 

减到多少？

 

减到125um左右，电容的绝对值会受到影响吗？

 

电容一般没有什么影响。
电容功能基本上在10um内完成的。
电感据说Q会略好一些。但是对于量产而言，到125um可能太薄了一些，当然这个和芯片大小也有关系。
不过对于发文章来说，磨到125um的确是个好主义，呵呵

 

It is around 100um for mass production.

 

看来落伍了，呵呵。
我以前一直觉得把500um x 500um的die磨到150um是很有风险的事情，没想到现在技术进步这么快了。

 

我知道的通常都是减薄到100um再做背金，太厚了做微带线不行啊

 

背金是什么工序？

 

这些工艺应该不会用在CMOS中，都是化合物半导体里的一些工序...
背金似乎就是在背面在搞上一层金属,哪天来我们所我找个人给你讲讲,^_^.

 

恩，是化合物的工艺，背面长一层黄金，可以形成微带线，还可以通过孔来提供地，散热也会好很多

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。