测试PLL的时候想观察VCO的控制电压应该注意什么？

我都是用万用表直接打，这个电压其实意义不是很大
如果没锁住，测量意义就比较大了

你只关心lock住以后的值吧，大部分情况下，还是需要测量lock time的

其实直接测频率和相位就可以看lock time了，呵呵。
我做的都只有一个脚进reference，一个脚出频率，看不到vco ctrl的。一般好像也没有必要看。

我其实倒是只关心使环路锁定的时候vco的控制电压，我的vco是那种分为coarse和
fine两种控制，以此来降低vco的增益，所以想看看锁定的时候vco的fine的控制电压
是不是在仿真的时候增益比较小的那个区间上

另外一种方法，你调节reference,分别得到锁相的上限频率和下限频率，就知道你是不是运行在中间了。呵呵。

好主意，呵呵，不过要是我只是关心锁定时的控制电压话似乎用示波器直接测也没关系了，反正它也影响不了锁定电压
我现在想把整个片子的PAD限制在32个以下，这样封装的时候bonding wire可以短一些，
我的片子的输出时钟信号是4像的，如果要是都是差分的话就要8个脚，请问在输出频率
2G以上的时候差分输出是必要的吗？我看得一些资料有些是差分的有些是单端的，以前没
做过这么高输出频率的片子，谢谢大侠，呵呵

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。