大家说说以后做SDR有前途吗?

我觉得现在接收机和发射机慢慢趋于数字化,也就是现在所说的
digital transceiver. 射频的部分越来越少,甚至已经模块化.
但对于SDR,我觉得既需要懂得射频知识,又要精通DSP.是对系统
工程师的一个挑战.当然我觉得也是一个很重要的发展方向.
不知道大家什么意见.

 

有前途。但是射频部分还是少不了。
现有的AD转换器性能不可能在射频部分进行量化。
能在70MHz的中频进行量化已经算很不错了。
量化之后的信号用DSP处理更有优势。尤其是对
多标准兼容的芯片来说。另外，即使是单标准芯片
用DSP实现也更具有灵活性。

 

不是吧,现在只能量化70MHz的中频信号吗? 应该和具体带宽有关系把.
根据带通采样定理,最小采样率应该是带宽的两倍,而与中频没关系把.

 

我觉得传统模拟transciever在功耗方面还是有些优势的
过早的数字化，功耗受不了

 

带通采样一个问题是高频S/H的动态范围很难做高
另外最大的问题是带通采样会把很多倍频地方的噪声折回基带
频比越高，折得越多，这是理论上无法避免的
所以直接带通采样作receiver基本不可行。。。

 

问题在于现在没有一个公司让你做软件无线电的工作
学校也就是发发paper吧  
做multi standard multi band的transceiver使用可编程或者可重用的architecture
更实际一些   或者是采用一些多模多标准的模块(主要是lna mixer synthesizer)
射频模块化, 也要看公司的实力,看公司在某一个标准上的技术积累
我感觉隔实用还有很长的距离  现在都是在纸上谈兵
至少ADC要有大的突破吧
现在能做的也就是老老实实的在做电路 什么都懂一些
 以后sdr有实质性突破的时候有所准备 

 

现在research投入很大  重中之重
或许几年后数字电路的功耗问题会有所突破

 

请教大家，现在数字中频的技术成熟了吗？比如对于雷达系统来说。
谢谢。

 

我没说只能量化70MHz的中频信号，70MHz只是常见的
中频之一。当然你也可以量化200MHz的中频信号。但是
即使是带通采样，输入信号的速度越高，对采样时钟
Jitter的要求就越高。实现起来就越困难。你可以计算
一下直接量化2.4GHz的射频信号对采样时钟的Jitter的
要求是多少。在实际中是否可行。
另外，在中频或者设计进行量化还需要考虑的一个问题
是射频信号或者中频信号的动态范围，一般的接收机接
收信号的动态范围都有100dD左右，除LNA的增益20dB左
右还剩80dB。至少需要14Bits的ADC，如果再考虑信号
带宽，扩频情况下超过1MHz，这样的ADC即使在低频频率
实现起来也极为困难。何况在射频。
总而言之，SDR的关键在于ADC的实现。
另外，DDFS能否实现较低的相位噪声我不清楚，可能这
也是需要考虑的因素之一。

 

主要是高频大动态范围的ADC功耗很大
数字部分可以随着工艺进步降低，但是ADC的功耗很难降

 

hehe,在这也能看见PT师兄的身影~

 

LNA一般可调，它假设LNA有两档20dB和0dB
数字化嘛，除了LNA就剩下AD了，所以剩下80dB的DR必须要AD来承担了

 

LNA其实一般不可调吧  至少可调的很少 
一般用VGA或者AGC loop实现吧
用LNA实现gain可调的话 电路设计的要求会非常高了
不过数字化的话估计也只有让lna 做 lna + vga的工作了 

 

大部分transciever里面的LNA是可调的阿
离散的，可能最多也就3档
LNA不可调的话，对mixer的线性压力太大了

 

对 是一般离散可调的   如果以后可以做成连续可调像vga一般 
那么ADC的压力就小多了 也许就可以实现sdr了

 

一样，LNA的最大增益不可能太高
否则自身的线性达不到要求，所以ADC的压力小不了hehe

 

LNA是gain不能太高
我的意思是同样的gain
做成连续gain可调的LNA相对于离散的几挡可调的LNA相比较
不过对于ADC的dynamic range两者倒是差不多的
前者至少整个loop的settle快一些吧  不过似乎在SDR里面用处不大

 

我是新手，看了你的回帖，很多不明白，特地请教，
恳请耐心回答，谢谢！
 
在 cdy (糊涂 ) 的大作中提到: 
我没说只能量化70MHz的中频信号，70MHz只是常见的
中频之一。当然你也可以量化200MHz的中频信号。但是
即使是带通采样，输入信号的速度越高，对采样时钟
Jitter的要求就越高。实现起来就越困难。你可以计算
一下直接量化2.4GHz的射频信号对采样时钟的Jitter的
要求是多少。在实际中是否可行。
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~这个jitter的要求该怎么计算？能否给出具体公式？
另外，在中频或者设计进行量化还需要考虑的一个问题
是射频信号或者中频信号的动态范围，一般的接收机接
收信号的动态范围都有100dD左右，除LNA的增益20dB左
右还剩80dB。至少需要14Bits的ADC，如果再考虑信号
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~怎么根据100dB的动态范围计算出ADC的bit位数的？
带宽，扩频情况下超过1MHz，这样的ADC即使在低频频率
~~~~~~~~~~~~~~~~~~~~~~~~~考虑信号带宽后又对ADC的bit位数提出怎样的要求？
实现起来也极为困难。何况在射频。
总而言之，SDR的关键在于ADC的实现。
另外，DDFS能否实现较低的相位噪声我不清楚，可能这
      ~~~~~这个是什么的缩写？
也是需要考虑的因素之一。
 

 

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。