有源环路
你的输出是什么状态有图没?它锁了吗? 还是锁完 相噪不咱的。一般我的PLL电路只能到95.够不?一般锁完不好我都这么干的。先看看电源滤波是不是做好啦。理论我从来不妨相噪只看信号有无输出,因为理论跟实际差的太大。先检查参考输入功率和相噪,对于你的设计实际电路输出频率的相噪取决于环路滤波和运放负反馈工作状态,那2个没问题啦 ,你可以在运放VT输出端加上吸收点,将OP负反馈上的电阻改成变阻器旋几下。
没有人回答吗?期待中..........................
你要检查一下参考源,AD4153的程序控制,最后还要看环路带宽
你说参考源是指晶振?另外噪声底和程序有关?谢谢!
AD4153的寄存器中有选是低相噪还是低杂散的,还有控制他的环路电流,这些都要影响最终的输出相噪,当然还有电源
不好意思这么久才恢复。谢谢你的答复,我的寄存器用的是低相噪模式,环路电流用的是最大的。感觉这样的设置应该是对相噪有益的。 呵呵感觉是其他原造成的。
不好意思,这么晚才恢复大家,谢谢你们的建议!对于你提到的几点建议, 参考输入的功率时符合要求的,相噪也差不多,当然没有datasheet上说的那么好,但我想也不会影响很大。 感兴趣的是你提到的 运放负反馈工作状态,和VT输出端加吸收点,这两点,我不太明白,能否赐教?非常感谢!
就是有缘环路滤波电路后再加个类似带除滤波器。
申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程。
上一篇:DIPLEXER 中的LC filter 判別
下一篇:FSS仿真出错的问题
闂備浇顕х换鎰崲閹邦喒鍋撳顐㈠祮闁靛棗鍊婚幑鍕瑹椤栨碍娅婇梻渚€娼ч敍蹇涘焵椤掑嫬钃熼柕鍫濐槹閸嬨劍銇勯弽銊︾殤濠⒀勬礋閺岋綁骞樼憴鍕€婇梺鐟板槻椤戝銆佸鈧幃銏ゅ川婵犲嫭娈紓鍌氬€风粈渚€顢栭幋锕€绠柨鐕傛嫹 | More...
闂備浇顕х换鎰崲閹邦喒鍋撳顐㈠祮闁靛棗鍊婚幑鍕瑹椤栨碍娅婇梻渚€娼ч敍蹇涘焵椤掑嫬钃熼柕鍫濐槹閸嬨劍銇勯弽銉モ偓鏍偓姘炬嫹婵犵數鍋為崹鍫曞箹閳哄懎鍌ㄩ柣鎰靛墻濞堜粙鏌ㄩ悤鍌涘闂傚倷鑳剁涵鍫曞疾濠靛鈧焦绻濋崶鑸垫櫓闂佸憡娲﹂崜娑㈡⒔閸曨兛绻嗛柕鍫濇噹椤忓瓨淇婇顒佸
闂備浇顕х换鎰崲閹邦喒鍋撳顐㈠祮闁靛棗鍊垮畷濂稿即閻愭妲洪柣鐔哥矌婢ф鏁幒鏃€鏆滈柟鎯板Г閻撶喐銇勯顐㈠箻缂佷胶鍏橀弻锝夘敇閻愭祴鎸冮梺鐟板槻椤戝鐛幋锕€绠涢梻鍫熺⊕閸婂酣姊绘担铏广€婇柡鍛箞閵嗕焦绻濋崶鑸垫櫓闂佸憡娲﹂崢鐣屸偓姘哺閺屾盯骞樺璇蹭壕闂佸搫鐭夐幏锟�
闂傚倷绀佺紞濠傖缚瑜旈、鏍幢濡炵粯鏁犻梺閫炲苯澧い顓炴健瀹曠懓鈽夊▎鎰絿闂備焦鎮堕崐鏇灻归悜钘夌閻庯綆鍠栫粻鏌ユ煙娴煎瓨娑ч柟顔荤窔濮婅櫣鍖栭弴鐔哥彇濡炪們鍨归敃顏堛€佸▎鎾崇妞ゆ挾鍠庨悵浼存⒑閸涘﹥瀵欓柍褜鍓熷濠氭晸閿燂拷
婵犵數濮伴崹褰掓倶閸儱鐤炬繝闈涱儏閸氬綊骞栨潏鍓хɑ濠殿垰銈搁弻鐔烘喆閸曨偄袝闂佸憡鍩冮崑鎾绘煟鎼淬値娼愰柟顔肩埣瀹曟洟骞庨挊澶屽幒闂佸吋绁撮弲婊堝汲濠婂牊鐓曟い鎰剁悼缁犳﹢鏌涘顓犳噰闁诡喛顫夌粭鐔煎炊瑜嶇粻鐟邦渻閵堝啫濡界紒顔奸叄楠炲螖閸涱喗娅㈤梺璺ㄥ櫐閹凤拷