cadence SpectreVerilog 仿真数字部分延时问题
录入：edatop.com 阅读：
[attach]656363[/attach]
如上图所示，数字部分代码就是一个简单的反相器，把输入in反向后给out。
但是仿真结果显示从in到out有一个近1ns的延时，这个延时是怎么来的啊?在哪里可以设定?不需要这么大的延时。
是不是每个数字module导入后都会有这么一个延时啊?
求大神解惑啊！
这是对应的电路图
如上图所示，数字部分代码就是一个简单的反相器，把输入in反向后给out。
但是仿真结果显示从in到out有一个近1ns的延时，这个延时是怎么来的啊?在哪里可以设定?不需要这么大的延时。
是不是每个数字module导入后都会有这么一个延时啊?
求大神解惑啊！
这是对应的电路图
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：中文cmos经典书籍
下一篇：关于delta-sigma 调制后接 滤波器的问题
