怎么设计比较器中管子的宽长比？

最近在做比较器，结构选定了，就是预防大+锁存，不过具体到每个管子的宽长比设计时，我就迷茫了，看了allen的书，里面对单端的纯运放的设计有很好的解释，可是比较器跟这种纯运放还是不同，不用补偿不用共模反馈。而且为了节约功耗用的是动态比较器，里面加入了钟控开关，这样一来，我不知道摆率到底是多少，尾电流源的管子和输入对管我也不知道是否必须偏置在饱和区，因为我看他们不是在亚阈值就是在三极管区，我也不知道到底该怎么应用输入共模范围和输出共模范围，特别是对锁存器的设计，都不知道用什么公式去计算那些首尾相联的反相器。而比较器之后的SR锁存器也不知道到底该怎么设宽长比的好。感觉一加入数字的部分和离散时间的部分，我看的allen书上的知识就不管用了一样，或者说我不会变通，恳请有经验的指教，谢谢！
    我比较器的指标只知道是系统是12bit 200M pipeline，信号是1v,参考1v,电源1.2v,subadc中有4b和2b两种flash比较器.

哈哈，什么公司还是学校这么猛，都做12bit 200MHz ADC 啦
comparator还是挺容易做的，不过也要看architecture，
不懂什么叫4b和2b两种flash比较器?说白了就要看pipeline每个stage出几bit
是1.5bit/stage还是2.5/stage的，4bit的要用在这里好像没有可行性的

虽说不懂，还是帮顶！

reslution issue

2# fuyibin 恩，4b和2b其实就是第一级4b,中间级是传统1.5b那种，其中的比较器可能用的结构会不一样。
虽然我也觉得比较器这东西概念上想起来应该挺简单的，因为不用像高性能op一样要考虑、折中很多东西，但是我就是对一些地方很迷糊，就像输入差分对吧，到底是不是应该保证工作在饱和区?摆率到底应该怎么定?我现在把一个简单的预放大+锁存的比较器瞬态仿真调得来看得过去，而且不知道是不是有钟控开关在里面的缘故，我的ac仿真始终是0.我是完全没有理论依据的在调那些宽长比，也就是说我完全没有管里面的那些管子的工作区域，那么这样得到一个设计是否可用?

现在我就感觉吧，好像做mdac还容易点，虽然要求高，但是经典教科书上都有规矩可循，而做比较器这种与数字电路有关的op,就找不到方法了。

最近我也在看比较器的一些东西，要比较一个负电压，用VOS可以，但是随corner漂太厉害，所以准备做动态比较，加开关，不知道对不对?

SR锁L用最小尺寸了,W大一点就行啊！

BIJIAOQI  YAO BA OFFSET VOLTAGE  XAIO DIAO

第一级用4Bit的精度，有点太高，一般可以算出来，第一级只要2.5bit就够了，不然电路太复杂，功耗也太大

作出来的时候通知大家一声。
这性能也太猛了，吓着了。

我刚读硕士，对这方面知识非常渴求。我不懂您说n bit/stage 是什么意思，另外，200M pipeline 是什么意思。非常感谢您能抽出点时间给我讲讲。 1# 敏兹

那要看你的做pipeline 的 bit per stage 是多少, 基本上以我的經驗, pipeline adc 的比較器是很好設計的, 原因是pipeline 有 error correction, 所以比較器的 offset tolerence 很大, 基本上你做200M這麼快, 速度就是一個考量, 可有兩個做法, 第一個就是增加 input pair 的 w/l , 增加 gm, 不然就是把 latch 的速度再加快..  基本上就沒什麼問題,

不過想多問一句, 你講那個規格是很猛的, 是用 65NM 的嗎 ? 如果只用 SINGLE CHANNEL, 沒有 INTERLEAVED 的話, 那真的很強了.

是挺高的，一般不是用1.5bit/stage的吗，也就只做了7bit的pipiline啊

ggggggggggggggggggggg

不懂，学习中！

lz can read martin's "analog integrated circuit design". there is a comparator chapter. the design of latch is also discussed.
if u dont want to use cmfb. diod connected load must be implemented to stablize the DC bias. however this could decrease the gain. u could also consider to use clock as the switch signal to bias the tail at a level u want instead of using the clk directly. in this way, classic theory on opamp described in allen can be applied.
the principle of comparator is simple. actually every principle in analog design is not  complex. but the design leads to high performance is always not straightforward. so take care and good luck.

很好很强大，累死也要和国际接轨

    我也在找比较器的资料！

比较器里边latch的部分是不是可以用最小尺寸的管子呢?

学习中。

小编好牛，做出来分享下经验

我也在做这方面，不过管子设计我还是看懂，不知道大家有没有什么地方资料可以关于这个算法
我当时直接DC来进行计算

小编搞出来没

路过，学习~

好像200MHz， IEEE里面随便一个都几乎能满足需求了。

不太懂，帮顶一下

allen的什么书?

可惜没见到答案，我也关心

比较器跟设计运放差不多，先根据速度定电流，然后然后宽长比定vdsat。
为了更好的match，电流镜的vdsat大些；
为了输入gm大，输入的管的vdsat小点。
其余的cascode管L取最小，W跟附近的输入或者电流镜管一样。
Latch的管子要考虑match和速度，不过其实都差不多。
祝小编成功

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。