设计一个LDO
录入：edatop.com 阅读：
我想设计一个LDO为芯片内部供电。如果VDD为9V以上，LDO的运放可以正常工作。可是如果VDD小于或等于5V，甚至于3.6V，此时LDO输出也是5V或3.6V，运放就无法正常工作，这个会不会对整个电路产生很大影响?VDD最高可达20V，如果用高压HVMOS应该用薄栅氧器件合适还是厚栅氧器件合适?谢谢各位大侠~
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
