cadence veriloga文本编译及保存 求助
录入：edatop.com 阅读：
参照何乐年《模拟集成电路设计与仿真》写了一个verilog，如下图所示，
编辑好了之后不知道怎么来保存与编译 ， 希望大神指导一下 谢谢了
编辑好了之后不知道怎么来保存与编译 ， 希望大神指导一下 谢谢了
ESC退出编辑模式
依次输入:q 保存,然后就自动编译了,如果没有错误,就会自动提示生产symbol了
谢谢 详细的回复 我已经解决该问题了。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：如何使用Spectre计算MOS管的lamda
下一篇：利用Filter Solution进行滤波器设计的时候信号源阻抗和负载阻抗如何设置
