请教如何建立symbol的问题
录入：edatop.com 阅读：
问一下CANDENCE中如何将写好的veriloga模块生成一个symbol，新手，求详细回答。
写好之后，保存退出编辑器，编译通过，自动创建symbol
随便找一本书都有那
是吗? 我去找找 谢了
没有那
成功了 多谢
好了 谢谢啦
谢谢分享
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：PLL不能锁定到指定频率
下一篇：关于建立时间仿真的波形图
