在cadence中如何仿真PFD的死区
录入：edatop.com 阅读：
即画出PFD输出的UP和DN信号的相位差值随输入相位差的变化图形，论坛上有说用参数扫面输入的相位差，然后用计算器算出输出相差随输入相差的变化，我没有成功，请各位高手帮忙，最好详细些。
这个怎么仿真的，你现在知道吗?能不能介绍下，谢谢了。
同问。
我的理解是，你可以固定其中的一个相位，然后另一个相位与这个相差-pai到+pai。参数扫描，看UP和DN的输出，放在一起，很好看出来的。
正解 YOU got it
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：LTspice 用hspcie model 匯入 有誤
下一篇：Cadence virtuoso 6.14如何使用verilog HDL和verilog-A
