spetre verilog数模混合仿真
录入：edatop.com 阅读：
为什么我的用verilog编辑生成functional时编辑不了verilog，是cadence的版本不行吗?
由verilog为什么生成不了symbol
端口定义好就没有问题！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
