CMOS高速高分频数的设计
录入：edatop.com 阅读：
各位有没有在比如cmos90nm工艺下设计高速（比如2GHz）输入时钟、高分频数（比如1-10000）的分频器的设计经验?因输入时钟速度太高，纯用数字合成的话会比较困难。先谢了！
显然采用数字电路方式是不行的。
可能要用 Current-Mode ( current tail) + Resistor load 的電路
TSPC + 串行 2/3 结构
As Example:
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：LDO设计求助
下一篇：spectre仿真中不收敛的疑问？
