PLL的输出phase noise形状
录入：edatop.com 阅读：
想问一下PLL的输出频谱里为什么在接近central frequency的区域是平的，如http://www.analog.com/static/imported-files/data_sheets/ADF4150.pdf
图7
因为VCO单独测的输出频谱在接近central frequency的区域是单调减的，我的感觉是被回路shape过，但为什么是这样一个形状就不明白了，求指点：）
图7
因为VCO单独测的输出频谱在接近central frequency的区域是单调减的，我的感觉是被回路shape过，但为什么是这样一个形状就不明白了，求指点：）
经过PLL环路后，成为带内噪声，所以在环路带内是平坦的
good answer ！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：怎样在VCO环路中加入Phase Noise或者Jitter
下一篇：VCO 各种noise在phase noise所占的比例大小的仿真和测试问题？
