我们为什么要用pipeline结构?
我们为什么要用pipeline结构做高速高精度ADC?由于制程的进步,现在SAR发展的很快,速度上完全可以与pipeline媲美;同时,电源电压的降低,让摆幅受限的pipeline获得同样SNR的SAR更加艰难;此外,SAR的功耗还要比前者低不是一点半点。但是,为什么在wireless communication application中,SAR并没有取代pipeline的位置?是因为比较器的精度跟不上了么?我的理解是pipeline每次余差至少可以放大的满摆幅的一半,次级比较器可以轻松得到正确结果;但是SAR的话,随着分辨率/比较次数的增多,相同一个比较器的‘压力’会越来越大,到12b以上是不是就是非常艰难了?
这么理解是否正确,或者说SAR还有什么办法可以解决上述问题?求指点。谢谢大家
1. wireless communication application也分骨干网和终端,我猜想在终端上,几乎不会用pipeline了吧,应该是SAR和sigma delta。但是在骨干网中,比如base station,必须是pipeline。因为对ADC的要求极高,比如现在的LTE基站用的都是14bit 250MSPS,GSM1800用的16bit 125MSPS,而如今的SAR还远远达不到这种要求。在高速高精度SAR ADC方向上,ADI在ISSCC2013上发表的14bit 80MSPS应该代表了最高水平。
2. 我觉得,随着process继续scaling down,SAR确实会在更多领域取代pipeline,但是pipeline不会退出历史舞台,那话咋说的:老兵不死,只会慢慢凋零...
谢谢回复。
那现在究竟是什么成为了sar的瓶颈呢?是精度本身(例如比较器)还是在高速下时钟(相当于得几GHz的频率)和ref很难做?
我又仔细看了下adi的那个,感觉功耗不低呢...
那个功耗还不低,那就没办法了,大概65fJ/step,还想怎么地?
我觉得还是DAC 和comparator的速度和精度,并且SAR ADC需要一个速度极高的clock,光是走这个clock就是一门学问了。但是这些会随着process的改善而进一步得到优化,并且现在很多关于redundancy的算法也大大推动了SAR的速度。
是很低了,但是没我想象的低,这是最新的isscc,我知道有学校做出来的150Mpipeline可以到130fJ/step我现在只是想比较sar和pipeline的差距
mark。
ADI 发的东西是量产级别的,包括了reference了的,学校里面搞得哪里能跟这个比。一般学校发的都是外接reference.
把SAR 精度跑高同时把速度跑快,并不是一件容易的事情
没有,我说的那个pipeline功耗已经包括了reference buffer了,发了今年的asscc好像
我个人觉得,pipeline的优势绝不在于power,而是它能达到其他架构难以比拟的performance。并且我觉得光看FOM也是无意义的,比如你说的150MSPS吧,做8bit 150MSPS或许可以比较容易做到130fJ,但是16bit 150MSPS就很难对吧?
你说的pipeline 是多少bit 多少enob? 什么工艺?
有没有paper啊,可以发出来大家学习下
是的是的,刚开始的时候我觉得pipeline这结构超强的,后来发现功耗很大,但是再后来发现有人能把功耗做低,现在觉得SAR在高速高精度上还是pk不过pipeline的。BTW,之前说的那个片子是14b,好像测到了11多的enob,我已经膜拜的不行了。
工艺不知道,1.2V,spec好像是14b150M
那个会今年11月开好像?反正还没开,我只知道录用了。没发出来除了作者都看不到。
85mW 150MHz ? 不像是130fj/conv. 如果是130fj 应该是30-40mW. 不管怎么说,学校做成这样还算不错了
为啥是85mW?你知道这个片子么?
在ASSCC advanced program 上有啊 你自己上去看看 http://a-sscc2013.org/advanced_program.html
如果更好的话,就会投VLSI2014 喽
哦,谢谢,我也只是听别人说的~
学习学习
sar在速度和精度上永远无法赶上pipleline,pipleline用.18都很轻松做到16bit 250M,sar即使用28nm达到这个指标也是非常困难的
申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程。
上一篇:可以使用spectre仿真Hspice的model吗?
下一篇:用什么方法可以把低通滤波器截止频率做到10Hz以内