怎么将.sp文件导入cadence
录入：edatop.com 阅读：
现在下载到伯克利关于MOSFET的一个模型，是用verilogA写的，然后有.sp的仿真文件。请问怎样能将.sp文件导入cadence进行仿真呢?因为.sp里不仅有对Vg，Vd等参数的设置，还有对晶体管长宽等的设置，对于一个直接由verilogA生成的模型，我不会调这些参数，所以不能直接在cadence里连schemetic来仿真。
不对，是FinFET
题主现在会了么?
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：flyback控制IC中FB电路求解
下一篇：来自女性工程师的职场心得分享
