首页 > 微波/射频 > RFIC设计学习交流 > 在模拟电路中,如何减小D触发器输入输出的延时

在模拟电路中,如何减小D触发器输入输出的延时

录入:edatop.com    阅读:
本人需要实现二分频,采用触发器实现,发现延时太大,该如何解决呢,谢谢

全定制

多看看书和paper,有许多不同的结构的

你的延迟要求是多少,为什么会有这个要求?
触发器如果是静态的可以换成动态的试一下



    谢谢你关注了,我主要是是用在pipeline ADC的时钟电路中,用于产生二分频,我现在找到解决方案了,将原来时钟相同时后延就可以啦,因为我要使他们边沿对齐相与非等操作。你对pipeline ADC有了解没有呢,能不能解决本人这个疑问呢,谢谢http://bbs.eetop.cn/thread-594206-1-1.html

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:请问反相器高电平转低电平的延时怎样尽量消除?高电平过冲怎么消除呢?
下一篇:具备双极型工艺的代工厂

射频和天线工程师培训课程详情>>

  网站地图