12bit pipeline adc设计问题
录入：edatop.com 阅读：
小弟最近仿真12bit 20MSPS的pipeline ADC，在计算采用保持电路参数有如下疑问，期待大神解惑。1. 采用电荷转移式S&H，采样保持电容的要求：δC/C<LSB/2
2. 运放的增益要求（1/βA）<LSB/2
请问，这两个误差会不会叠加，假设都使输出结果减小，那S&H的输出误差会不会接近于LSB/2+LSB/2=1LSB?
那设计参数时是不是应该让δC/C<LSB/4，1/βA<LSB/4，那这两个误差源向一个方向偏差时，S&H的输出误差才会接近LSB/4+LSB/4=LSB/2?
2. 运放的增益要求（1/βA）<LSB/2
请问，这两个误差会不会叠加，假设都使输出结果减小，那S&H的输出误差会不会接近于LSB/2+LSB/2=1LSB?
那设计参数时是不是应该让δC/C<LSB/4，1/βA<LSB/4，那这两个误差源向一个方向偏差时，S&H的输出误差才会接近LSB/4+LSB/4=LSB/2?
共同学习
自己顶一下，是不是这个问题太小白了，没人搭理。
这个spec明显是sar adc的天下
能说得详细点吗?谢谢了。
自己再顶，论坛有不少做ADC，都不愿意指教这个小白的问题吗
利用电荷守恒推导下就可以得到，不是简单的相加关系。但是在估算的时候一般考虑最坏情况，进行叠加
能否解释一下，如果不是简单叠加，该如何同时考虑这两个误差呢?谢谢。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：有关Hspice的一些问题，请大师解答，先谢谢了。
下一篇：二阶调制器仿真求助
