IO模块衬底输出
录入：edatop.com 阅读：
最近在用HSPICE仿真IO的时候，发现有这样一个Schematic，输入为PADR，输出为两个PMOS的衬底输出F_NWELL，并且仿真显示当PADR为1.43的时候，F_NWELL的电压为4.12，当PADR为3.3的时候，F_NWELL为3.89.小弟表示这样完全不符合PMOS的工作原理呀，当栅极电压为3.3的时候，衬底电压咋是3.89呢?这样的话，PMOS是不是永远不会关闭呢?这个是个啥原理呢?
这样的设计好像只在IO模块里面有的吧
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：理想10bit ADC的动态SNR和ENOB
下一篇：COT（constant on time）BUCK最大输出电压受限怎么办
