ams混合仿真always@（*）语句的问题
录入：edatop.com 阅读：
小的混合仿真，verilog语句中有always@（*）语句，代码综合之后没有register，只是一个组合逻辑，但是要用到always语句当中，就必须定义为register，现在ams仿真器仿真的时候发现不认得这个语句，代码中又有很多always@（*）的语句，咋整?有没有人有遇到过这个问题?改代码是可以实现修改，就是将*换成一个时钟沿就可以了，但是小的并不希望数字人员写的代码被我改掉。咋整呐?
你可以用reg定义信号, 综合的时候会自动变成组合逻辑的. 不用改.
always @(*)结构我在AMS混仿中用过，没有问题。
嗯 问题找到了，不是always语句的问题，而是force语句对数据重复赋值，always语句不知道读哪个值引起的，force语句的优先级在ams仿真器里没有用。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：电子和空穴的迁移率怎么确定？
下一篇：ams混合仿真connect rule的问题
