如何减小LC VCO偏置电流的噪声？

可以在偏置电路中加入滤波功能

电流大小和噪声大小没有直接关系的
小编可以参考下razavi讲的如何设计一个低噪声的current mirror
减小偏置电路一是减小这个源头，而是通过让这个common source node more close to ideal virtual ground to reduce the gain from the noise source to the phase noise cared.

加入滤波的话也只能滤掉2次谐波处的噪声，对于偏置电路的flicker noise来说还是不能滤掉，而且偏置电路有电阻的话还会引入额外的噪声。

为什么你说电流大小和噪声大小没有直接关系的? 我倒是觉得直接影响噪声，从仿真结果也可以很明显的看出来。
我现在就是想解决如何减小偏置电路的噪声，我去看看你说的这篇文章，谢谢！

请问你说的这篇文章的标题是什么呢?谢谢了！

不是什么文章了
因为噪声其实是4ktGammagm
所以你要做的实际上是减小这个gamma 和gm
至于电流是由摆幅决定的，和噪声没有直接关系，重要的是gm
你要做的就是决定什么样的vdsat&L，在同样的输出电流下，gm最小
trade-off is headroom

滤波真的是有用的，做得好的话直接减小3dB，
但是好像不是很robust，做的时候要小心，不然有时候可能会反效果，在different corners
至于flikcer noise，也就是学校发论文灌水很重要，其实还是看thermal noise多些了

谢谢你的回复！
你这里说的电流由摆幅决定的应该是ＶＣＯ　ＣＯＲＥ的电流，而偏置电流会比这个电流小，体现在尾电流管栅上的噪声电压就大，在仿真的时候偏置管的噪声会占很大的部分，如果在栅上加个电容会滤掉二次谐波处的噪声，但是即使在偏１ＭＨＺ处偏置管的flicker noise还会占较大的部分。

你原来是说的左边的二极管阿，用和右边管子同样的方法做啊
减小电流比减小左边的噪声
再有就是在栅上串两个dummy low pass filter noise

对，现在的问题就出现在偏置管上，减小电流比确实能减小噪声，但是这会增大功耗，而且给偏置管提供电流的偏置电流或者带隙最终也不可能做成较大的电流，也就是整个偏置电流i（包括带隙部分），其实还是会对VCO产生较大的噪声。
你说的栅上串两个dummy low pass filter noise 是怎么实现呢?用R，C还是L，C。现在主要的麻烦是偏置电路部分的flicker noise， 二次谐波部分噪声倒是比较容易解决。

论文说flicker noise 是跟varacter有关的，因为实际上电流源的零频噪声卷上去的时候是幅度而不是相位噪声，你要不在pnoise result里面选seperate noise看看到底是不是因为幅度噪声
减小fliker noise的话你就用最大的管子绝对就解决问题，大到比你的电感还大
至于二次谐波这个就是指的热噪声，这个加滤波器就能很好解决
电流比不要大于5对vco，为了噪声
dummy RC 那个到处都有讲，记得R那里用很大的L,很小的W就对了，最后检查gds是不是你想要的

恩，尾管的flicker noise表现在输出端首先主要是AM noise，但是Varactor及mos管的非线性会把AM 转为FM noise。
现在也没有找到什么好的方法来滤掉偏置电路部分的flicker noise，只能像你说的把管子沟长做大，然后采用开关电容阵列尽量把varacto的电容取小。
但是我现在偏置电路仍然只是一个理想电流源加一个偏置管，然后镜像给尾管。如果偏置电路部分采用考虑到实际的带隙部分，那偏置电路所共享的flicker noise会更大，因为带隙电流肯定要比vco core小很多。而flicker noise频率较低，用滤波网络的话会比较困难，如果用RC, 电阻会引入噪声，所以电阻不能取得太大，而用LC或者只是用电容的话，L，C的值要做得很大才行。
不知道实际中一般如何得到一个低噪声的偏置网络。

实际当中，VCO的偏置不会用来自带隙的偏置，除非你的带隙可以做到非常低噪声，
VCO的电流偏置部分做的越简单越好，甚至简单到直接VDD接一个电阻来实现，否则
你要干掉来自reference的噪声付出的代价会很大。

恩
我也在想这个问题，你说的VDD直接接电阻，那不是变成直接给尾电流管电压偏置了?还是VDD接一个电阻，然后再接一个二极管连接的mos管，镜像给VCO尾电流管呢?如果是这样给偏置的话，那问题的关键就在于控制VDD的噪声了?但是电路VDD的噪声应该也不小吧，而且这样给的话芯片其他部分的噪声通过衬底耦合到VDD的成分应该也会很大吗，这个噪声通过版图上的隔离考虑可以抑制到什么程度呢?仿真的时候该如何考虑这些问题?
谢谢！

VDD 噪声是个问题，一般采用PMOS供电，PMOS二极管连接，下接一个电阻，然后镜像给VCO尾电流，或者你的电流reference采用最简单那种结构，不要用带运放的带隙。
总之给VCO供电，越简单越好。 或者你可以试试采用无尾电流的结构。

flikcer nosie是没法滤掉的，abidi的办法也就是你上面说的办法。
带歇是可以用的，在很多SOC中两个带歇，一个是所有模拟单元用的，另一个是单独给vco用的，之所以用带歇唯一的理由就是省电，因为其他低噪声的处理方式很吃电的，实际中都有使用，看trade-off了。
vco 的带歇结构跟一般的是有些细微的区别的，至少噪声一定要做得相对的低。
你如果是在学校里面单独一个vco为了写论文的话只用一个尾管外加电压偏置是最好的，噪声最低，而且方便你调偏置电流
如果是做一个系统里面的话或者是公司里面做的话光用电阻偏置的电流镜是不太好的，vdd会动会有噪声，而且偏置电流也会在corners下面变很多。

噪声最好的是无尾的，但是最不robust的也是无尾的。performance在不同的corner会很夸张。

用并行的MOS开关吧
工作在饱和区的电流源噪声较大，所以改用并行的MOS开关
要控制电流的话还可加入振幅回授控制，就看你的需要了

RC filter for VCO current bias is commmonly used. No need to care about the big R, the noise contribution is KT/C.

确实是用电阻加二极管偏置的话，电流随不同工艺角会有很大变化，用一个单独的带隙倒是比较好理解了。

RC filter中电阻噪声会有影响的，我一开始也是这样考虑的。但是对于VCO来说，起作用的噪声主要在低频和二次谐波处，而不是整个RC网络带宽内的积分，也就是说噪声影响的带宽是固定的，而不是当R变大，带宽变小，当R变小，带宽变大，使积分噪声不变，所以对于这种情况R越大所带来的影响会越大。
较大的电阻，所产生噪声的PSD电压会比较大。而这个噪声在低频（假设只考虑1MHZ）是很不好滤掉的，除非把极点做得很低，而且电阻值也不大。
假设尾管gm=25m, 可以算一下，假设RC网络的极点可以做得低于1M，那么RC网络中R产生的在栅上的电压近似为4kTR/(w/wp)，w为频偏大小，wp为RC的极点。如果R取得较大，那么这个电压是远大于4KT/gm的。
当然这里说的是滤flicker noise，对于二次谐波噪声RC网络是很容易做的，或者不用R，直接接个电容就可以很容易将二次谐波量滤掉。

你说的并行开关是用VCO的输出来控制MOS的栅电压吗?这种结构性能的PSRR如何呢?我总感觉他的稳定性不是很好，对电源噪声会比较敏感吧?这种结构的VCO采用的多吗?好像我只在一两篇论文上见过。

I don't fully agree. KT/C is the total noise power. For VCO, the spot noise (noise at certain frequency) is also important or even more important than the total noise power. Whether having a big R is ok or not should be application dependant.

For the tail bias transistor, its flicker noise is often more problematic than its 4kTgm thermal noise. To reduce flicker noise, big transistor size helps, keeping the VCO waveform as symmetrical as possible also can reduce the flicker noise up conversion (see Hajimiri). Generally, a double switched pair has better symmetry than a single switched pair and has lower flicker noise contribution from the tail transistor.

确实理论上说保持波形对称的话能减小flicker noise的影响，但是如何来验证你仿真得到的波形就是对称的呢?实际上又如何来提高波形的对称性，感觉这个结论更多的是理论上的，实际操作的话，按照这个思想来调电路，总是不知道该如何来优化参数。

A designer can choose the VCO topology with better symmetry, e.g. choose a  double switched paire VCO over a single switched one. For a certain topology, tune the size and see the noise summary, other than that I also don't know an easy way to improve the waveform symmetry.

The LPF is used for filtering the amplified noise from current mirror and central bias, even the coupling noise, so meaningless to compared with VCO tail current noise.
The efficiency of filtering depands on how low you can put the pole (area constrained), and how serious the noise comes from the current mirror and central bias.
I agree that big  R will contribute a little more low-f thermal noise, however the increase can often be ingnored due to the sharp 1/f noise if the pole is less than 1lf corner.
After all, it is easy to do simulation to find the feasibility.

Layout and loading is very very important for symmetry outputs.

good

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。