采样保持电路

在做一个开环的采样保持电路，跟一般带宽可以有几百MHz的开关电容式的不太一样，它是开环的。看了很多论文，不论是BJT工艺还是CMOS工艺大家用的最多的缓冲器（input buffer/output buffer）还是开关射随器（switched emitter follower）或者源跟随器(source follower)，因为这玩意带宽大嘛，电流大点线性度就能上去，容易弄，输入输出的阻抗也比较合适，容易跟前后级电路匹配。
但我发现几乎很少有论文提到射随器或者源跟随器增益比1低的这个事实，作为前端的采保，输入信号的幅值到输出信号幅值被压缩了，也必然导致后面的ADC转换器的增益误差，请问有大神做过这种开环采保吗?怎么解决开环采保无法确保信号被1:1的传输到ADC核心中去的?
求赐教！

who cares

   前辈有指教?

   如果是灌水的话可以换个地方嘛

我觉得只要增益不变，小于1应该问题不大吧

    精度够了就没关系，绝对值有偏差也没关系可以校准也可以不校准，看应用了，只要你增益在带宽内不变化就ok

   不校准可以吗?增益到时可以稳定，3dB带宽可以超过信号带宽几倍以上，我想对于不同的ADC架构这种固定的增益偏差影响应该不一样的，请问小编说的精读够了就可以是对哪种架构来讲的?

    你没听懂人家的意思。ADC是一个相对器件，所以gain error大多数情况都是不重要的，不会影响ADC的整体性能，所以who care?

    你考虑这么两种情况，一种是用万用表测量一个信号，是不是希望得到一个确定的值；一种是手机通话，你和基站的距离一直在变也就是信号能量一直在变，语音和数据的解调会出错吗

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。