首页 > 微波/射频 > RFIC设计学习交流 > 关于DLL中延迟链的仿真问题,求助!

关于DLL中延迟链的仿真问题,求助!

录入:edatop.com    阅读:

我这里有一个DLL的延迟链电路,我想仿真一下控制电压VC和延迟时间的关系。但是不知道怎么设置仿真环境,求各位大大赐教。
PS:也在论坛里找了,但是没有找到相关指导,若哪位大大知道哪里有相关说明请给个链接吧。
谢谢~!
我想了想可能需要函数库里面利用函数相减得到延迟时间,具体咋做呢?
球球三零八零18三陆陆,希望有一期做DLL的加我一起交流

大家有没有最近在做DLL的呀,可以加QQ讨论一下,扣扣:308018366

或者换个问题,在result window里的哪里能找到延迟链延迟的时间参数呢?

大家有没有最近在做DLL的呢,可以加个扣扣交流一下吗。扣扣308018366

做PLL的路过帮顶。

Delay函数使用。
先用vt选择两个要比较的波形I 和 TAP,在signal1和2处选择buffer,就自动变成VT(“/I”)以及VT(“/TAP”),选择阈值,就是波形达到这个阈值时候x轴的值(在这里是时间值),然后选择edge为上升/下降沿。,点击apply,在点击计算,就得到延迟值。
delay(?wf1 VT("/I"), ?value1 1, ?edge1 "falling", ?nth1 1, ?td1 0, ?wf2 VT("/TAP"), ?value2 1, ?edge2 "falling", ?nth2 1,  ?td2 0.0 , ?stop nil, ?multiple nil)

这是计算单个VC对应的延迟,想要做出VC和延迟时间的曲线,就用parametric analysis 对变量VC扫描然后仿真,再利用delay函数,就能做出来想要的曲线。^ ^

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:折叠式共源共栅放大器低频增益的问题
下一篇:模拟开关的模型在veriloga里经常不收敛,请问该如何解决?

射频和天线工程师培训课程详情>>

  网站地图