vco不起振
录入：edatop.com 阅读：
单独的vco模块仿真，是能够正常起振的，但是放在整个PLL里面仿真，VCO就没有振荡起来，不管vtune是多少，总得有个振荡频率吧，可输出一直是高电平。将其它的模块删掉，单独仿VCO又可以振了。用的是Cadence的spectre，有没有人遇到过这种情况的?
maxstep怎么设的
都是给的100p，单独仿振，放一起就不振，我将其改到50p一起仿还是不振
vco的load是什么，vco buffer的gate尺寸取得不讲究 会影响整个tank的q值
vctl需要预设到一个初始电压值，这样vco才会从某个频率开始震荡。
vco结构?
vco gain too low ?
你设置输出差分时钟的初始值了么?
我将网标抽取出来在Hspice里面仿正常起振，看来是spctre的问题啊，有点略坑了
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：请教下换固态硬盘对SPICE仿真后看波形加载速度有没有提高？
下一篇：sigma-delta的simulink仿真
