verilog导入schematic
录入：edatop.com 阅读：
生成的shematic里面都有两倍的东西。
就是，里面会有一半正确的连线，一半没有连线，全部浮空。也就是这一半是多余的。
这个是哪里的问题。有没有人帮忙解决下问题。
就是，里面会有一半正确的连线，一半没有连线，全部浮空。也就是这一半是多余的。
这个是哪里的问题。有没有人帮忙解决下问题。
zenme会有这样的问题！
cadence composer verilog IN ?
or CDL in ?
过去也遇到这样的问题。
5141有这样的问题。
610就没有这样的问题，如果可以换软件，那就用610回避这个问题吧。
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：cadence里ac仿真后无法查看相频与幅频特性
下一篇：有没有比较成熟的校准，校准增益的，师兄推荐采用后台校准
