hspice 仿lstb加激励的问题
录入：edatop.com 阅读：
各位大神，小弟放了一个LDO环路稳定性，用hspice 写lstb。两个输入脚，一个接bandgap；另一个作为DC=0的源的一端。DC=0的源一端接输入脚，一端接输出脚（原来这个输入和输出是连在一起的，被我硬生生用不同的wire的名字给断开了），可是仿真出来再ma0里根本分看不到pm，显示是failed，百思不得其解啊
问题已解决。整个sp文件没有问题，问题主要出在.lstb那行最后的分号上。删除那个分号就可以了。分号表示它之后的内容为注释，试了一下，把那个分号空一格而不是紧挨着v1，就没有影响了。不好的习惯，随手打了分号
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：拉扎维《模拟cmos集成电路设计》中P310‘与电源无关的偏置’的问题
下一篇：各位大侠，请教下芯片的bias使用恒流源好还是PTAT好？
