首页 > 微波/射频 > RFIC设计学习交流 > 高性能CPU的时钟是什么结构

高性能CPU的时钟是什么结构

录入:edatop.com    阅读:
比如英特尔的酷睿,IBM的POWER等。工作频率3-4GHz。是用锁相环吗?是环振还是LC啊?求指导。

System PLL. 对phase noise 要求不高,都是用ring做。



   有没有个datasheet之类的东东可以看看的?这种东西该去哪里找啊?
谢大神。

高同学



    没有。Intel的一些ISSCC关于PLL的会讲。主要听别人讲的,业界传说。



   你是?这个ID是不是该换换了。


肯定不是LC啊!

申明:网友回复良莠不齐,仅供参考。如需专业解答,请学习本站推出的微波射频专业培训课程

上一篇:VDD and Lmin for GPDKs
下一篇:什么是cascode结构,主要用途?

射频和天线工程师培训课程详情>>

  网站地图