spectre调用veriloga出错求助
录入：edatop.com 阅读：
各位，我在用spectre仿真晶体管级电路，内部使用了veriloga写的一个继电器开关模型，但是网表都导不出来，报错截图如附件，请大家帮忙看看。
没人回复么，自己顶帖
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：sigma delta ADC的corner仿真问题
下一篇：带隙基准的PSR
