TRAN仿真中skip dc有何影响
录入：edatop.com 阅读：
跑一个RC OSC的电路，tran一直说不收敛，试过各种方法，什么cmin设为1f，增大gmin、maxstep，用node set设初始值，统统没用，最后勾了skipdc就可以跑了。求问大神，skipdc对电路仿真有何影响?
自己顶一下
55555
up up upp
你难道不知道跑tran之前一般都是要跑dc建立直流工作点么！
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：电容DAC动态功耗的计算问题
下一篇：带隙基准中pnp管的面积怎么考虑？
