stacked nmos bulk connection？ Vgb 电压限制？

请教一下。
两个3.3V nmos stacked 去抗2xVDD电压，
在设计2xVDD I/O buffer时， 我看有些设计要将bulk 至于 Dnwell 以保证 Vgb < 1xVDD。

但我又看到在switched cap voltage doubler 以及 bootstrap sampling switch中，却将bulk直接接地，且Vgb > 1xVDD。
谁能说说到底 Vgb 要不要求 < 1xVDD?
我总觉得关于gate oxide breakdown reliability 的要求只是对Vgs and Vgd 的。压根就没有Vgb reliability 的要求限制。
谢了。

取决于工艺，paper 里面的图，不一定要那么较真

在Design high voltage xDSL driver 里，Steyaert 原话说：
"To limit the gate-bulk voltage of stacked transistors, their source and bulk
terminals are shorted. Since the sources and thus also the bulks of these
transistors can raise to multiples of the nominal supply voltage, the use of
a triple well technology is advisable."

但我翻遍各厂家工艺（tsmc，ibm， st，。），都没有gate to bulk 的限制的要求。

你翻的是reliablity 的说明么?
vgb 是gate oxide 串联 channel to bulk diode.  一般1.5x - 3x vdd

你是说 vgb = vgs + vsb?
Vgs = 1xVDD, Vsb 不是指pn junction reverse-biased breakdown voltage （avalanch breakdown）, 这不是10V吗?
如何求得1.5~3xVDD?
多谢讨论。

Vgb应该是可以保持较高的水平，但是通常要满足Vgs/Vds/Vbs的要求，自然限制了Vgb的大小，但从Vg来讲，应该可以多倍VDD。

我只知道衬底电压会导致衬偏效应 影响阈值电压

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。